[实用新型]多层芯片封装结构有效
| 申请号: | 201621064149.7 | 申请日: | 2016-09-20 |
| 公开(公告)号: | CN206271689U | 公开(公告)日: | 2017-06-20 |
| 发明(设计)人: | 叶秀慧 | 申请(专利权)人: | 叶秀慧 |
| 主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/52 |
| 代理公司: | 北京汇智英财专利代理事务所(普通合伙)11301 | 代理人: | 张俊阁 |
| 地址: | 中国台湾台北市*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多层 芯片 封装 结构 | ||
1.一种多层芯片封装结构,其特征在于,包括:
一芯片电路层,包括:
一第一芯片,其上表面配置多个焊垫,用于连接外部的导线;
一第一电路板,位于该第一芯片上方,该第一电路板具有至少一联机开口及至少一芯片组开口;其中,该联机开口使得该第一电路板及该第一芯片结合后,该第一芯片上的焊垫由该联机开口暴露出来;
一第一芯片组,置于该芯片组开口中;该第一芯片组上配置有多个焊垫;
其中,该芯片组开口使得该第一电路板及该第一芯片结合后,该第一芯片组由该芯片组开口暴露出来;
其中,该第一电路板上靠近该联机开口处配置有多个焊垫,其通过导线连接该第一芯片上对应的焊垫,使得该第一芯片与该第一电路板形成电性连接,以达到信号连通的目的;
其中,该第一电路板上靠近该芯片组开口处配置有多个焊垫,其通过导线连接该第一芯片组上对应的焊垫,使得该第一电路板与该第一芯片组形成电性连接,以达到信号连通的目的。
2.如权利要求1所述的多层芯片封装结构,其特征在于,还包括一封装层,位于该芯片电路层上方;该封装层包覆住该芯片电路层,而对该芯片电路层提供保护作用。
3.如权利要求1所述的多层芯片封装结构,其特征在于,该芯片电路层还包括:
至少一第二电路板,位于该第一电路板上方,该第二电路板具有至少一联机开口及至少一芯片组开口;其中,该第二电路板的该联机开口使得该第二电路板及该第一电路板结合后,该第一电路板上的焊垫由该第二电路板的该联机开口暴露出来;
一第二芯片组,置于该第二电路板的该芯片组开口中;该第二芯片组上配置有多个焊垫;
其中,该第二电路板的该芯片组开口使得该第二电路板及该第一电路板结合后,该第二芯片组由该第二电路板的该芯片组开口暴露出来;
其中,该第二电路板上靠近该第二电路板的该联机开口处配置有多个焊垫,其通过导线连接该第一电路板上对应的焊垫,使得该第二电路板与该第一电路板形成电性连接,以达到信号连通的目的;
其中,该第二电路板上靠近该第二电路板的该芯片组开口处配置有多个焊垫,其通过导线连接该第二芯片组上对应的焊垫,使得该第二电路板与该第二芯片组形成电性连接,以达到信号连通的目的。
4.如权利要求3所述的多层芯片封装结构,其特征在于,该至少一第二电路板为多个第二电路板,各个第二电路板互相堆栈形成多层结构,而上方的第二电路板的焊垫与下方的第二电路板上的显露于上方的第二电路板的该联机开口内的焊垫通过位于上方第二电路板其本身的该至少一联机开口及至少一芯片组开口相连接。
5.如权利要求4所述的多层芯片封装结构,其特征在于,位于上方的第二电路板其本身的该芯片组开口内置有另外的芯片组。
6.如权利要求1所述的多层芯片封装结构,其特征在于,该第一芯片为资料储存型闪存芯片。
7.如权利要求1或3所述的多层芯片封装结构,其特征在于,该导线为铜线。
8.如权利要求1所述的多层芯片封装结构,其特征在于,还包括至少一外接导线,该外接导线的一端连接该第一电路板,另一端延伸出该第一电路板外,以导接外部的其他组件;其中,该外接导线为金线。
9.如权利要求3所述的多层芯片封装结构,其特征在于,还包括至少一外接导线,该外接导线的一端连接该第二电路板,另一端延伸出该第二电路板外,以导接外部的其他组件;其中,该外接导线为金线。
10.如权利要求1所述的多层芯片封装结构,其特征在于,该第一芯片组为一控制器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于叶秀慧,未经叶秀慧许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201621064149.7/1.html,转载请声明来源钻瓜专利网。





