[实用新型]一种FPGA程序加载电路

说明书

技术领域

本实用新型属于航空电子技术领域，涉及一种FPGA程序加载电路。

背景技术

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是以硬件描述语言(Veriog或VHDL)所完成的电路设计，可以经过简单的综合与布局，烧录到FPGA，完成一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。

传统的FPGA程序加载方式如图1所示，利用器件厂商提供的加载环境(如Xilinx的ISE编程/烧录环境，Altera的Libero编程/烧录环境)，采用器件厂商提供的编程器通过器件的JTAG编程口对FPGA进行程序升级。这种加载方式的优点是：加载电路由器件厂商提供，电路稳定可靠。缺点是：服务人员在外场进行FPGA程序的升级时，电脑上必须安装FPGA加载环境，使用专用编程器，打开产品的盖板，将编程器连接到板卡的JTAG口上进行程序的升级。整个升级过程，操作复杂，效率低下，同时需要外场服务人员具备很好的专业知识才能完成。

实用新型内容

实用新型目的：提供一种既能通过FPGA器件的专用编程器来进行FPGA程序的升级，又能够通过板卡控制器进行FPGA程序的升级的FPGA程序加载的电路。

技术方案：一种FPGA程序加载电路，其包括数据选择器电路2、加载电路A3和加载电路B4，其中，数据选择器电路连接待加载的FPGA电路，加载电路A3为FPGA专用编程器电路，加载电路B4为板卡控制器FPGA加载电路，二者分别连接在数据选择器电路2上。

所述数据选择器电路2具有一数据选择器D3，该数据选择器D3的输出端连接FPGA电路D11，数据选择器D3的第一输入组引脚连接着加载电路A3中XS1的通讯引脚，数据选择器D3的第二输入组引脚连接加载电路B4中CPU器件D2的引脚，数据选择器D3的引脚A/B连接着加载电路A3中XS1的接地引脚。

数据选择器D3的输入组Ⅰ与加载电路A3之间设置有上拉电阻。

所述数据选择器电路2还包括电阻R2，电阻R2一端连接待加载的FPGA 电路，另一端连接加载电路B4中CPU器件D2。

加载电路A3中XS1的TDO引脚与待加载的FPGA电路FPGA TDO端连接。

有益效果：本实用新型FPGA程序加载电路既能够继承传统的加载方式：即在FPGA器件的专用编程环境下，通过FPGA器件的专用编程器来进行FPGA程序加载的方式，又能够不需要打开产品盖板，通过板卡控制器进行FPGA程序的加载，有效简化FPGA升级操作，提高升级效率。

附图说明

图1为传统的FPGA程序加载电路图；

图2为本实用新型实施方式的电路原理框图；

图3为本实用新型实施方式的电路图；

图4为采用加载电路A3进行FPGA程序加载时的等效电路图；

图5为采用加载电路B4进行FPGA程序加载时的等效电路图。

具体实施方式

下面结合附图对本实用新型做进一步详细描述。

参阅图2，本实用新型FPGA加载电路由FPGA电路1、数据选择器电路2、加载电路A3和加载电路B4组成。

参阅图3至图5：

FPGA电路1由需要被加载程序的FPGA器件D1组成，D1的引脚FPGA_TCK、FPGA_TMS、FPGA_TDI分别连接着数据选择器电路2中数据选择器D3的输出引脚1Y、2Y、3Y，引脚FPGA_TDO连接着加载电路A3中XS1的引脚TDO。

数据选择器电路2由数据选择器D3和电阻R2组成，D3的输出端引脚1Y、2Y、3Y分别连接着FPGA电路1中D1的引脚FPGA_TCK、FPGA_TMS、FPGA_TDI。D3的输入组Ⅰ引脚1A、2A、3A分别连接着加载电路A3中XS1的引脚TCK、TMS、TDI，D3的输入组Ⅱ引脚1B、2B、3B分别连接着加载电路B4中CPU器件D2的引脚IO1、IO2、IO3。D3的引脚A/B连接着加载电路A3中XS1的引脚GND1，该引脚功能是为了决定数据选择器的输出是来自输入组Ⅰ还是输入组Ⅱ，当该引脚的输入‘0’时，数据选择器的输出来自加载电路A3的信号，当该引脚的输入为‘1’时，数据选择器的输出来自加载电路B4的信号，D3的引脚/G连接着大地信号，表示数据选择器D3常使能。D3的引脚VCC连接着电源，引脚GND、4A、4B连接着大地。