[实用新型]一种可监控的信息处理装置

权利要求书

1.一种可监控的信息处理装置，其特征在于：包括一FPGA，所述FPGA内设置有温度模块，用于监测FPGA的内核温度，所述FPGA外挂4片CPU，所述CPU型号为MPC8640D，每片所述CPU均外挂一片温度传感芯片ADT7461，用于监测CPU的内核温度及附近板温、并将温度监测结果输出至FPGA，所述FPGA还外挂有一片电源监控芯片，用于监控整板各路电源电压，并根据FPGA输出的温度监测结果控制整板电源，监测信息通过FPGA引出的I2C总线传输，每片所述的CPU均通过SRIO总线、PCIE总线和GbE总线与VPX连接器连接，用于板内和板外的数据交互。

2.根据权利要求1所述的可监控的信息处理装置，其特征在于：所述电源监控芯片为Lattice公司的ispPAC-POWR1014A。

3.根据权利要求1所述的可监控的信息处理装置，其特征在于：所述FPGA外接有256MB的FLASH，所述FLASH包括两片2片Spansion公司的S29GL01GP FLASH芯片，所述FPGA还分别与设置于前面板上的两个光电转换模块、调试串口和复位按键连接。

4.根据权利要求1所述的可监控的信息处理装置，其特征在于：每片所述CPU均外挂两个DDR，每个所述DDR容量均为512MB。

5.根据权利要求1所述的可监控的信息处理装置，其特征在于：所述SRIO总线包括TS1578芯片，所述TS1578芯片包括8路×4 SRIO接口，其中所述4路×4 SRIO接口分别与4片CPU连接，其余4路×4 SRIO接口与VPX连接器的P1口连接，所有路×4 SRIO接口均支持RapidIO 1.2规范，所有路×4 SRIO接口的默认线速均为3.125Gbps。

6.根据权利要求5所述的可监控的信息处理装置，其特征在于：所述PCIE总线包括PEX8648芯片，所述PEX8648芯片包括6路×8 PCIE接口，其中所述4路×8 PCIE接口分别与4片CPU连接，1路×8 PCIE接口与VPX连接器的P5口连接，1路×8 PCIE接口与FPGA连接，所有路×8 PCIe接口均支持PCIe 1.0a规范，所有路×8 PCIe接口的默认线速均为2.5Gbps。

7.根据权利要求5所述的可监控的信息处理装置，其特征在于：所述GbE总线包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆网口，其中4路千兆网口经PHY芯片后分别与4片CPU的RGMII接口连接，4路千兆网口与VPX连接器的P2口连接，4路千兆网口与VPX连接器的P3口连接，1路千兆网口经PHY芯片后与前面板上的调试网口连接。

8.根据权利要求7所述的可监控的信息处理装置，其特征在于：所述调试网口为1路1000Base-T以太网接口。

9.根据权利要求7所述的可监控的信息处理装置，其特征在于：所述4片CPU各引出1路RGMII接口与VPX连接器的P2口连接。

10.根据权利要求3所述的可监控的信息处理装置，其特征在于：所述前面板上还设置有8个LED指示灯，所述调试串口为1路RS232异步串口，所述两个光电转换模块各包括1路光纤接口，所述光纤接口的默认线速为3.12Gbps。