[实用新型]一种基于MPC8640D的信息处理板装置有效
| 申请号： | 201620897801.7 | 申请日： | 2016-08-18 |
| 公开（公告）号： | CN206147621U | 公开（公告）日： | 2017-05-03 |
| 发明（设计）人： | 肖红;何凤义;唐开东;张建川 | 申请（专利权）人： | 四川赛狄信息技术有限公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 mpc8640d 信息处理 装置 | ||
1.一种基于MPC8640D的信息处理板装置，其特征在于：包括一FPGA，所述FPGA外挂4片CPU，所述CPU型号为MPC8640D，每片所述的CPU均通过SRIO总线、PCIE总线和GbE总线与VPX连接器连接，用于板内和板外的数据交互，所述FPGA外接有256MB的FLASH，所述FPGA还分别与设置于前面板上的两个光电转换模块、调试串口和复位按键连接。
2.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：每片所述CPU均外挂两个DDR，每个所述DDR容量均为512MB。
3.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：所述FLASH包括两片2片Spansion公司的S29GL01GP FLASH芯片。
4.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：所述SRIO总线包括TS1578芯片，所述TS1578芯片包括8路×4 SRIO接口，其中所述4路×4 SRIO接口分别与4片CPU连接，其余4路×4 SRIO接口与VPX连接器的P1口连接，所有路×4 SRIO接口均支持RapidIO 1.2规范，所有路×4 SRIO接口的默认线速均为3.125Gbps。
5.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：所述PCIE总线包括PEX8648芯片，所述PEX8648芯片包括6路×8 PCIE接口，其中所述4路×8 PCIE接口分别与4片CPU连接，1路×8 PCIE接口与VPX连接器的P5口连接，1路×8 PCIE接口与FPGA连接，所有路×8 PCIe接口均支持PCIe 1.0a规范，所有路×8 PCIe接口的默认线速均为2.5Gbps。
6.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：所述GbE总线包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆网口，其中4路千兆网口经PHY芯片后分别与4片CPU的RGMII接口连接，4路千兆网口与VPX连接器的P2口连接，4路千兆网口与VPX连接器的P3口连接，1路千兆网口经PHY芯片后与前面板上的调试网口连接。
7.根据权利要求5所述的基于MPC8640D的信息处理板装置，其特征在于：所述调试网口为1路1000Base-T以太网接口。
8.根据权利要求5所述的基于MPC8640D的信息处理板装置，其特征在于：所述4片CPU各引出1路RGMII接口与VPX连接器的P2口连接。
9.根据权利要求1所述的基于MPC8640D的信息处理板装置，其特征在于：所述前面板上还设置有8个LED指示灯，所述调试串口为1路RS232异步串口，所述两个光电转换模块各包括1路光纤接口，所述光纤接口的默认线速为3.12Gbps。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川赛狄信息技术有限公司，未经四川赛狄信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201620897801.7/1.html，转载请声明来源钻瓜专利网。
