[实用新型]一种碳化硅静电感应晶闸管

说明书

技术领域

本实用新型涉及半导体器件以及半导体工艺技术领域，具体涉及一种碳化硅静电感应晶闸管。

背景技术

随着科学技术的迅猛发展，对功率半导体器件的性能提出了越来越高的要求。目前使用的功率器件主要由硅等传统半导体材料制成，由于受材料性能的限制，器件的电学性能已经难以持续的大幅提高；而且用这些材料制成的器件不能在高温强辐射等恶劣环境下长期工作，特别是在新能源、汽车电子、航空航天等领域中，传统的硅功率器件已经逐渐难以胜任。

在众多新型半导体材料中，碳化硅(SiC)材料以其良好的物理和电学性能成为制造新一代半导体功率器件和电路的首选材料。尤其是高温、高压和高频电力电子应用领域，SiC功率器件更具有硅功率器件难以比拟的优势和潜力。

近年来，SiC器件的商用化有了很大的进展，包括Cree、英飞凌、罗姆等多家公司可以提供包括SiC SBD、JFET、MOSFET商用产品，但是SiC功率器件的广泛应用还面临着很多的挑战。特别是SiC全控型功率器件的发展相对较慢，目前市场上只有少数国外公司可以提供种类比较单一的SiC全控型功率器件，而且价格高昂，难以广泛应用于民用领域。

在众多的SiC功率器件类型中，SiC JFET是电压控制的单极型器件，具有单步制备工艺相对成熟且不存在MOS界面层质量问题等优点，一直是中等额度电压SiC功率器件的研究热点，并成为了首款商用的SiC全控型功率器件，但至今未能广泛推广。其中最大的问题是SiC JFET的正、反向特性都同时敏感的依赖于沟道区域的结构和工艺参数，这给高功率常关型SiC JFET的结构设计和工艺研制带来了困难，提高了器件制备成本，影响了器件的应用。

为了解决常关型SiC JFET折中开态电阻和关态特性困难的问题，引入电导调制效应是比较理想的选择，常见的方案有两种：一是将SiC JFET工作于双极模式下(BJFET/BMFET)，让栅源PN结正偏向沟道内注入的少数载流子以调制开态电阻；二是采用类似于SITH(静电感应晶闸管)的结构，在漏极引入一个PN结。

其中第一种方案虽然不增加工艺难度，但需要栅极由电压驱动转变为电流驱动，不仅会增大驱动功率、增加驱动电路复杂度；同时由于栅极注入只能调制沟道低掺杂区的电导率，所以该方案的应用价值有限。

而静电感应晶闸管可以看出JFET与PIN的串联，即具有SiC JFET工艺成熟、易驱动的优点，又具有更强烈的电导调制效应。与BJFET相比，SITH漏端PN结注入的少子可以有效的调制整个漂移区的电导率，有效降低器件的开态电阻。

实用新型内容

为了解决现有技术中的问题，本实用新型提出一种有利于降低器件开态电阻、提升功率特性的碳化硅静电感应晶闸管。

为了实现以上目的，本实用新型所采用的技术方案为：包括自下而上依次设置的N型欧姆接触电极、N型SiC衬底、P型SiC缓冲层、P型SiC漂移层和P型电流增强层，P型电流增强层上刻蚀形成有若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有P型SiC欧姆接触层，P型SiC欧姆接触层的上部设置有P型欧姆接触电极，P型欧姆接触电极的形状与P型SiC欧姆接触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部均接触，所述N型欧姆接触电极和P型欧姆接触电极均包括依次沉积的Ni层和Pt层，所述肖特基电极包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层和Au层。

所述N型SiC衬底的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3。

所述P型SiC缓冲层的厚度为0.5～2.0μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3。

所述P型SiC漂移层的厚度为材料中空穴扩散长度的0.4～0.9倍，掺杂浓度N_drift为1×10¹⁴～8×10¹⁵cm^-3。

所述P型电流增强层的掺杂浓度N_CSL为1×10¹⁶～1×10¹⁷cm^-3，位于沟槽底部的P型电流增强层的厚度为0.5～2μm。

所述台阶高度为1.5～3.5μm，台阶宽度为的1.0～2.0倍。