[实用新型]一种高速并口运动控制接口模块有效
| 申请号： | 201620013280.4 | 申请日： | 2016-01-01 |
| 公开（公告）号： | CN205354009U | 公开（公告）日： | 2016-06-29 |
| 发明（设计）人： | 刘少君;谢志文;刘哲;兰里 | 申请（专利权）人： | 广州市锲致智能技术有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 广州市越秀区哲力专利商标事务所(普通合伙) 44288 | 代理人： | 汤喜友 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 高速 并口 运动 控制 接口 模块 | ||
【权利要求书】：
1.一种高速并口运动控制接口模块，其特征在于：包括与PC机连接的PC机EPP接口、与PC机EPP接口连接的EPP通信模块、与EPP通信模块连接的FPGA主芯片、与FPGA主芯片连接的高速光耦电路、与高速光耦电路连接的差分信号电路以及与差分信号电路连接的伺服接口；所述的EPP通信模块与FPGA主芯片通过接口数据总线连接。
2.如权利要求1所述的高速并口运动控制接口模块，其特征在于：还包括与FPGA主芯片连接的FPGA配置电路、与FPGA主芯片连接的锁相环电源电路、与FPGA主芯片连接的电源电路、与FPGA主芯片连接的系统时钟电路、与FPGA主芯片连接的EEPROM存储电路以及与FPGA主芯片连接的D/A转换电路。
3.如权利要求1所述的高速并口运动控制接口模块，其特征在于:还包括与FAGA主芯片连接的低速光耦电路,所述的低速光耦电路连接有IO端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州市锲致智能技术有限公司，未经广州市锲致智能技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201620013280.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种病人管理系统
- 下一篇：一种电子商务用计算机监控装置
