[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，方法包括：提供基底，所述基底上具有第一介质层，第一介质层中具有开口，开口暴露出部分基底表面，在开口底部和侧壁表面形成初始栅介质层，开口侧壁表面的初始栅介质层顶部与第一介质层表面齐平；对所述开口侧壁表面的初始栅介质层进行刻蚀，使开口侧壁表面的初始栅介质层顶部低于所述第一介质层表面；在栅介质层上形成栅极，栅极完全覆盖所述栅介质层；在栅极上和所述第一介质层上形成第二介质层。使栅极完全覆盖所述栅介质层，则在形成所述第二介质层的过程中，反应物不容易与栅介质层接触，从而能够减少反应物中的氧原子向栅介质层中扩散，进而改善半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。

高介电常数绝缘层加金属栅极(High-k metal gate,HKMG)技术成为缩小半导体尺寸的必备技术。利用后栅工艺形成的HKMG具有功耗更低、漏电更少，高频运行状态稳定等优势，逐渐受到半导体业界人士的青睐。

晶体管的阈值电压是晶体管的重要参数，影响晶体管的开关性能，在半导体技术中需要严格控制晶体管的阈值电压。

然而，现有的半导体结构的形成方法容易影响所形成半导体结构的阈值电压，从而使所形成的半导体结构性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有第一介质层，所述第一介质层中具有开口，所述开口暴露出部分所述基底表面；在所述开口底部和侧壁表面形成初始栅介质层，所述开口侧壁表面的初始栅介质层顶部高于或齐平于所述第一介质层表面；对所述开口侧壁表面的初始栅介质层进行刻蚀，使所述开口侧壁表面的初始栅介质层顶部低于所述第一介质层表面，形成栅介质层；在所述栅介质层上形成栅极，所述栅极完全覆盖所述栅介质层；在所述栅极上和所述第一介质层上形成第二介质层。

可选的，所述栅极顶部表面与所述第一介质层表面齐平。

可选的，对所述开口侧壁表面的初始栅介质层进行刻蚀的步骤包括：形成初始栅介质层之后，在所述开口中形成牺牲层，所述牺牲层表面低于所述第一介质层表面；以所述牺牲层为掩膜对所述初始栅介质层进行刻蚀；对所述初始栅介质层进行刻蚀之后，去除所述牺牲层。

可选的，所述牺牲层为抗反射涂层或有机介质层。

可选的，还包括：对所述初始栅介质层进行刻蚀之前，在所述初始栅介质层和所述牺牲层之间形成保护层；去除所述牺牲层之后，去除所述保护层。

可选的，形成所述保护层的步骤包括：在所述开口中形成牺牲层之前，在所述初始栅介质层表面形成初始保护层；以所述牺牲层为掩膜对所述初始保护层进行刻蚀，形成保护层。

可选的，形成所述保护层的工艺包括：化学气相沉积工艺或物理气相沉积工艺。

可选的，所述保护层的材料为非晶硅、非晶锗、非晶硅锗或氮化硅。

可选的，所述保护层的厚度为30nm～100nm。

可选的，去除所述保护层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。

可选的，去除所述牺牲层的工艺包括：灰化工艺；去除所述牺牲层的反应物包括：氮气和氢气中的一种或两种组合。