[发明专利]n型III族氮化物半导体材料及其制备方法

说明书

本发明提供一种n型III族氮化物半导体材料及其制备方法，所述n型III族氮化物半导体材料掺杂有第一掺杂源X和第二掺杂源Y，第一掺杂源X和第二掺杂源Y选自第IV族和第VI族中的元素。本发明的n型III族氮化物半导体材料具有多施主共掺的多种掺杂元素，避免了单一施主杂质源气体浓度过高导致的样品表面钝化和孔洞等问题，又通过多种杂质源掺杂产生的载流子之和，共同提供n型III族氮化物半导体材料内的载流子，达到器件对于n型III族氮化物半导体材料衬底电学性能的影响，制备出高质量n型III族氮化物半导体材料自支撑衬底。

技术领域

本发明涉及半导体技术领域，尤其涉及一种n型III族氮化物半导体材料及其制备方法。

背景技术

III族氮化物材料(包含GaN、AlN、InN以及他们的合金材料)，常用的生长方法包括MOCVD方法、MBE方法以及HVPE生长方法。其中，MOCVD以及MBE方法的生长速度较低，通常用于生长厚度不超过15微米的GaN材料，用于光电子及微电子器件的制备。HVPE方法通常用于生长厚度大于15微米的厚层III族氮化物材料。

为了实现材料的n型掺杂，普遍采用的掺杂元素一般来自于IV族元素和VI族元素，典型的掺杂元素包括Si、Ge、Sn、O、S等。由于MOCVD及MBE生长速度较低、杂质掺入效率较高、生长厚度较薄，利用上述元素进行单一掺杂，就能够实现n型III族氮化物材料的制备，不存在较大的挑战。

对于HVPE生长方法而言，由于其生长速度快、杂质的掺入效率低、生长厚度较大，当气相中杂质源气体浓度高于一定程度时，随着生长厚度的累计，杂质原子会导致GaN样品表面发生一系列的变化。例如，采用Si掺杂的样品表面会形成一层SiN，从而表面发生钝化，阻碍了后续III族氮化物材料的材料生长，造成了表面形貌的恶化；采用Ge掺杂的样品表面会形成大量的孔洞，最终导致样品表面恶化。

上述现象发生的主要原因是气相中掺杂元素的原子浓度过高，上述掺杂杂质原子很容易在表面聚集，与NH3发生化学反应形成钝化层或者相互迁移聚球，进而阻扰了后续材料生长的进行。

解决这一问题的根本方法就是降低气相中的杂质浓度，而降低气相中的杂质浓度会导致样品中的载流子浓度降低，电学性质受到影响。

因此，针对上述问题，有必要提出进一步的解决方案。

发明内容

本发明的目的在于提供一种n型III族氮化物半导体材料及其制备方法，以克服现有技术中存在的不足。

由于不同掺杂杂质元素引起表面恶化的原因不尽相同。例如对于典型的光电子器件用III族氮化物半导体材料而言，典型的电阻率需要小于0.01Ohm·cm，对应的掺杂浓度要大于1e¹⁸cm^-3。如果采用单一元素掺杂，例如选择Si元素进行掺杂，随着生长厚度的增加，当厚度超过10微米以后，表面及环境中富集的Si元素可能与NH3发生反应，在III族氮化物半导体材料表面形成SixNy介质层。由于III族氮化物半导体材料在SixNy介质层上无法成核生长，从而导致了表面钝化，引起了表面恶化。如果仅仅采用Ge元素掺杂，随着生长厚度的增加，Ge元素在III族氮化物半导体材料生长表面能富集，由于在生长温度下，Ge元素呈现液态特征，也会阻碍III族氮化物半导体材料的后续生长，导致表面形貌的恶化。实验研究发现，上述表面恶化与掺杂元素的浓度存在非线性的正关联特征，当掺杂浓度大于等于1e¹⁸cm^-3，非常容易呈现出表面恶化特性；当掺杂浓度小于1e¹⁸cm^-3，上述表面恶化现象不会发生。上述对应表面恶化的临界掺杂浓度对生长参数也具有依赖关系。

本发明通过引入不同的n型掺杂元素，进行共同掺杂达到预定的n型载流子浓度要求，能够显著降低每一种掺杂杂质元素在气相中的浓度，使得每一种掺杂元素的浓度小于导致表面恶化的临界浓度，从而有效规避表面恶化的问题。