[发明专利]GOA驱动电路及显示装置

说明书

本发明提供了一种GOA驱动电路，包括级连的N个GOA单元，其中N为不小于4的自然数，第i级GOA单元包括：第一晶体管、第二晶体管、第三晶体管、第一电容器、第一下拉维持单元，其中1≤i≤a，a为小于或等于N/2的自然数；第j级GOA单元包括：第四晶体管、第五晶体管、第二电容器、第二下拉维持单元，其中a+1≤j≤N。本发明的GOA驱动电路能够缩短数据缓冲时间(Line Buffer)，从而有利于GOA驱动电路成本的降低。

技术领域

本发明属于显示技术领域，具体地讲，涉及一种GOA驱动电路及显示装置。

背景技术

GOA技术即Gate Driver on Array(阵列基板栅极驱动)是直接将栅极驱动电路(Gate Driver IC)制作在阵列基板上。该技术有利于显示装置侧窄边框的设计以及成本的降低，因此得到了广泛地应用和研究。

IGZO薄膜晶体管具有高的迁移率和良好的器件稳定性。GOA技术和IGZO薄膜晶体管的优点，可减少GOA电路的复杂程度。由于IGZO薄膜晶体管的高迁移率，采用GOA技术的阵列基板中IGZO薄膜晶体管的尺寸相对非晶体硅(a-Si)薄膜晶体管尺寸可以更小，这样有利于窄边框显示装置的制作。器件的稳定可以减少用来稳定薄膜晶体管的性能的电源和薄膜晶体管的数量，从而可以制作出相对简单的电路，并且降低功耗。

在GOA电路的中，数据缓冲时间(Line Buffer)的定义是启动信号(STV)的上升沿到显示装置的数据驱动器输出的数据电压信号(Date)的第一上升沿的时间。数据缓冲时间越长，则GOA电路的成本越高，这样就不利于显示装置成本的降低。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供一种减小数据缓冲时间(Line Buffer)的GOA驱动电路以及具有该GOA驱动电路的显示装置。

根据本发明的一方面，提供了一种GOA驱动电路，包括级连的N个GOA单元，其中N为不小于4的自然数，第i级GOA单元包括：第一晶体管、第二晶体管、第三晶体管、第一电容器、第一下拉维持单元，其中1≤i≤a，a为小于或等于N/2的自然数；

第一晶体管的源极和栅极用于接收启动信号，第一晶体管的漏极分别连接到第一下拉维持单元和第i级节点；第二晶体管的源极用于接收启动信号，第二晶体管的栅极用于接收第二时钟信号，第二晶体管的漏极连接到第i级节点；第三晶体管的源极用于接收第一时钟信号，第三晶体管的栅极连接到第i级节点，第三晶体管的漏极分别连接到第一电容器的另一端和第i级栅极信号输出端；第一电容器的一端连接到第i级节点，第一电容器的另一端连接到第一下拉维持单元；第一下拉维持单元连接到直流低电压端；

第j级GOA单元包括：第四晶体管、第五晶体管、第二电容器、第二下拉维持单元，其中a+1≤j≤N；

第四晶体管的源极连接到第j-a级栅极信号输出端，第四晶体管的栅极用于接收第二时钟信号，第四晶体管的漏极分别连接到第二下拉维持单元和第j级节点；第五晶体管的源极用于接收第一时钟信号，第五晶体管的栅极连接到第j级节点，第五晶体管的漏极分别连接到第二电容器的另一端和第j级栅极信号输出端；第二电容器的一端连接到第i级节点，第二电容器的另一端连接到第二下拉维持单元；第二下拉维持单元连接到直流低电压端。

进一步地，所述第二时钟信号和所述第一时钟信号的波形相反。

进一步地，所述a为4。

进一步地，所述第一时钟信号和所述第二时钟信号选自一时钟信号组中的两个不同时钟信号；所述时钟信号组包括M个时钟信号，其中M为正整数，每一个时钟信号的周期为8H，每一个时钟信号的高电平时间为3.2H，第m+1个时钟信号的上升沿比对应的第m个时钟信号的上升沿出现的时间延迟H，其中m为1至M中的正整数且m不等于3，第四个时钟信号的上升沿比第三个时钟信号的上升沿出现的时间延迟1.2H。