[发明专利]一种在后道互连中刻蚀埋层的方法

说明书

本发明公开了一种在后道互连中刻蚀埋层的方法。通过在埋层金属刻蚀过程中引入氧化膜掩膜阻止了刻蚀气体对通孔或沟槽内的位于金属铜与低k介质层之间的埋层金属的进一步刻蚀，从而既能确保低k介质钝化层表面的埋层金属被刻蚀干净，又能够避免金属铜与介质间的空洞的形成。

技术领域

本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种在后道铜互连中实现埋层刻蚀的方法。

背景技术

随着集成电路工艺的不断发展和进步，半导体制程关键尺寸的不断缩小，芯片上互连线的截面积和线间距离持续下降。在0.13um制程以上，半导体通常采用铝作为后道连线的金属材料。而进入到90nm及其以下制程时，随着互连线层数和长度的迅速增加以及互连宽度的减小，铝连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性。而金属铜具有更小的电阻率和电迁移率，因此，铜成为深亚微米时代的后道金属的首选金属材料。

传统的集成电路的金属连线是以金属层的刻蚀方式来制作金属导线的，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但是由于铜的干法刻蚀较为困难，刻蚀的残留物无法抽吸，所以必须采用新的镶嵌技术大马士革工艺完成铜线互连。大马士革工艺是首先在介电层上刻蚀金属导线槽，然后填充金属，再对金属进行机械抛光，重复上述工序，进而进行多层金属叠加。其中在填充金属之前，会淀积一层埋层金属Ta/TaN，作为金属铜与介质之间的粘合剂并有利于淀积铜的籽晶层。然而，采用PVD方式淀积的这层埋层不仅会淀积在金属导线槽或者通孔的侧壁，也会淀积在介质的上表面上。淀积在介质的上表面上的埋层需要在后续的工艺中被完全刻蚀干净。

请参阅图1，图1为现有技术的一种在后道互连中刻蚀埋层的方法流程图。结合参阅图2-图4，图2-图4为现有技术的依据图1所示的方法在后道互连中刻蚀埋层的结构示意图。如图1所示，在后道互连中刻蚀埋层的方法，主要包括以下步骤：

步骤S1：提供一衬底，如图2所示，所述衬底由下到上依次包括衬底基体(图中未画出)、低k介质层01，低k介质钝化层02，埋层金属层03，金属铜04；其中，所述低k介质层01和低k介质钝化层02中含有通孔或沟槽，所述埋层金属层03覆盖在所述低k介质钝化层02上及所述通孔或沟槽的侧壁和底部，覆盖有埋层金属层03的通孔或沟槽中填充有金属铜04；

步骤S2：采用CMP(化学机械抛光)工艺对金属铜04进行粗拋；

步骤S3：采用SFP(无应力抛光)工艺对剩余金属铜04进行细抛，停留在埋层金属03表面；

步骤S4：采用BHF药剂湿法刻蚀去除埋层金属03表面被SFP工艺氧化的氧化物，BHF湿法刻蚀后的结构如图3所示；

步骤S5:采用XeF₂干法刻蚀工艺各向同性刻蚀去除低k介质钝化层02表面上的埋层金属03，XeF₂干法刻蚀后的结构如图4所示。

在上述步骤S5中，由于XeF₂气体刻蚀是一种各向同性刻蚀，在通孔或者沟槽的顶部边角上的埋层金属由于受到的刻蚀较介质表面上的更为充分、速率更快，因此通孔或者沟槽的顶部边角的埋层金属优先被刻蚀掉。当XeF₂刻蚀不足时，即仅能够将沟槽或通孔的边角的埋层金属刻蚀干净，则容易在介质表面形成埋层金属的残留，如图5所示；但是，当确保介质表面埋层金属刻蚀足够时，沟槽或通孔侧壁顶部的埋层金属又会被过刻蚀而形成空洞06，如图6所示。上述两种情况，都会导致器件失效。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种在后道互连中刻蚀埋层的方法，通过在通孔或沟槽的埋层顶部形成氧化膜掩膜，避免金属铜与介质间的空洞的形成。

为实现上述目的，本发明的技术方案如下：

一种在后道互连中刻蚀埋层的方法，包括以下步骤：