[发明专利]外延用图形化衬底及其制作方法

说明书

技术领域

本发明涉及半导体材料领域，尤其涉及一种外延用图形化衬底及其制作方法。

背景技术

采用图形化衬底是外延技术中为了提高外延薄膜的晶体质量而采用的一种手段。通过图形化的掩膜技术，可以阻挡掩膜下方的位错，同时在窗口区域生长的外延薄膜通过侧向生长使位错弯曲、合并，从而降低外延薄膜的位错密度，提高外延薄膜的晶体质量。而薄膜的晶体质量与半导体器件的性能有很大关系，因此，图形化的衬底对制备半导体薄膜具有重要意义。

目前制备图形化衬底的技术主要采用光刻技术，其所需硬件配置成本高，工艺复杂，并且一般都是微米尺寸的掩膜，若要实现纳米量级的掩膜，需要采用电子束曝光技术，其不仅硬件配置成本高，而且无法实现大面积图形化衬底。因此，降低用于外延生长的图形化衬底的制造成本和提高制作效率，一直是现有技术中需要不断改进提高的技术问题。

发明内容

本发明所要解决的技术问题是，提供一种高效、低成本的外延用图形化衬底及其制作方法。

为了解决上述问题，本发明提供了一种外延用图形化衬底，包括碳化硅层，所述碳化硅层的表面覆盖有图形化的石墨烯薄膜，所述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置具有窗口。

本发明还提供了一种外延用图形化衬底的制作方法，包括如下步骤：提供一衬底，所述衬底表面为碳化硅材料；对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜；刻蚀石墨烯薄膜，使上述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置形成窗口。

本发明利用了石墨烯表面缺乏悬挂键，在其表面很难进行外延生长的特点，提出了一种表面覆盖图形化石墨烯的衬底，可以用于包括GaN，AlN，InN，ZnO，SiC等材料的外延生长用的图形化衬底。并且由于石墨烯层的存在，可以利用石墨烯层间比较弱的范德华力，可以在外延后实现外延层与衬底之间的机械剥离。所采用的方法利用了碳化硅高温退火会使硅析出的特点，直接在碳化硅表面形成了石墨烯。无需图形掩模直接刻蚀即可获得图形化衬底，是一种高效率低成本的制作方法。

附图说明

附图1所示是本发明一具体实施方式所提供的方法的实施步骤示意图。

附图2A至附图2C所示是发明一具体实施方式所提供的方法的工艺流程图。

具体实施方式

下面结合附图对本发明提供的外延用图形化衬底及其制作方法的具体实施方式做详细说明。

附图1所示是本发明一具体实施方式所提供的方法的实施步骤示意图，包括：步骤S10，提供一衬底，所述衬底表面为碳化硅材料；步骤S11，对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜；步骤S12，刻蚀石墨烯薄膜，使述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置形成窗口。

附图2A至附图2C所示是发明一具体实施方式所提供的方法的工艺流程图。

附图2A所示，参考步骤S10，提供一衬底20，所述衬底20表面为碳化硅材料。在本具体实施方式中，所述衬底20为全部由碳化硅材料构成的体衬底，并优选采用外延级免清洗碳化硅衬底。在其他的具体实施方式中，所述衬底20也可以是表面具有一碳化硅层的衬底，其余部分为任意材料。碳化硅材料的表面在高温退火后会具有周期分布的原子台阶21，这是晶体材料所固有的性质。原子台阶在衬底投影面方向的尺度被定义为原子台阶的宽度，碳化硅材料表面每个台阶的宽度范围是2纳米-40纳米。

附图2B所示，参考步骤S11，对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜22。所述退火的温度范围优选是1000℃-1800℃，退火时间优选为0.5小时-5小时。退火后形成的石墨烯为1-30层石墨烯。并且，退火会改变原子台阶的分布周期，温度和时间的不同，最终获得的碳化硅材料表面的原子台阶的周期不同。退火参数和原子台阶周期之间的对应关系可以通过实验获得，并优选退火后的原子台阶21周期为0.1～3微米。