[发明专利]半导体封装件及半导体封装件的制法

说明书

一种半导体封装件及半导体封装件的制法，该半导体封装件包含一载板、一第一封装组件与一第二封装组件，该第一封装组件设置于该载板的设置面且包含至少一第一电子元件与包覆该至少一第一电子元件的一第一封装胶体，该第二封装组件设置于该载板的设置面且包含至少一第二电子元件与包覆该至少一第二电子元件的一第二封装胶体，该第一封装胶体的电磁波损耗率大于该第二封装胶体的电磁波损耗率，使半导体封装件能兼具抗电磁干扰以及良好的电磁辐射或感应效率。

技术领域

本发明是关于一种半导体封装件及半导体封装件的制法，特别是指兼具抗电磁干扰以及提升电磁辐射或感应效率的半导体封装件及半导体封装件的制法。

背景技术

由于电子产业的蓬勃发展，电子产品朝向小型化及高速化的目标发展，尤其是无线通信产业的发展已普遍运用整合于各类电子产品，例如行动电话、笔记本电脑、智能手机、平板电脑…等，故前述电子产品使用具无线通信功能的半导体封装件。部份半导体封装件内部具有天线或是天线附属电路，但天线可能相邻设置数字集成电路、数字信号处理器(Digital Signal Processor,DSP)、基频(Base Band,BB)芯片或射频(Radio Frequency,RF)芯片…等，造成电磁干扰的现象，因此必需进行电磁屏蔽(ElectromagneticShielding)处理。

以下配合制法说明已知半导体封装件，请参考图1，于一载板10的一表面设置一第一电子元件11、一第二电子元件12与一屏蔽墙13，该屏蔽墙13可为金属墙，其中该第一电子元件11与该第二电子元件12为分离设置，该屏蔽墙13位于该第一电子元件11与该第二电子元件12之间。该第一电子元件11可为需要抗电磁干扰处理的元件，例如前述的数字集成电路、数字信号处理器、基频芯片或射频芯片…等，该第二电子元件12可为前述的天线。

请参考图2，在该载板10上形成一封装胶体14，该封装胶体14包覆该第一电子元件11、该第二电子元件12与该屏蔽墙13。请参考图3，在该封装胶体14的表面挖槽以形成一开口15，使该屏蔽墙13外露于该开口15。请参考图4，在该封装胶体14的表面对应于该第一电子元件11的部位形成一屏蔽层16，该屏蔽层16可为金属层，且该屏蔽层16填入该开口15内以连接该屏蔽墙13，完成已知半导体封装件100。需说明的是，半导体封装件100可包含更多电子元件，在此仅以该第一电子元件11与该第二电子元件12为例说明；此外，该载板10可为线路板且电连接该第一电子元件11与该第二电子元件12，且该载板10种类繁多并为业界的公知常识，在此不加以赘述。

如此一来，该第一电子元件11被该屏蔽墙13与该屏蔽层16包围，故对于该第一电子元件11来说，该屏蔽墙13能屏蔽来自于该第二电子元件12的电磁波，该屏蔽层16能屏蔽来自于外界环境的电磁波，而能避免该第一电子元件11受到电磁干扰的问题；另一方面，该第二电子元件12没有被屏蔽，故该第二电子元件12有效能对外辐射电磁波或感应外界电磁波。

此外，该封装胶体14也能采用具损耗电磁波功能的封装胶体，例如该封装胶体14可包含环氧树脂(epoxy resin)与掺在环氧树脂内而与环氧树脂混合的抗电磁干扰材料，抗电磁干扰材料可为吸波材料或微金属材料。

然而，因为该第一电子元件11与该第二电子元件12都被包覆在具相同抗电磁干扰材料的该封装胶体14内，当该封装胶体14的损耗电磁波能力较高，虽可有助于该第一电子元件11抗电磁干扰，但却相对限制该第二电子元件12对外辐射电磁波或感应外界电磁波的效率；相反的，当该封装胶体14的损耗电磁波能力较低，虽可有助于提升该第二电子元件12对外辐射电磁波或感应外界电磁波的效率，但却相对降低该第一电子元件11抗电磁干扰的功能。是以，该封装胶体14的材质选用往往无法同时满足该第一电子元件11与该第二电子元件12的需求。

发明内容

有鉴于此，本发明的主要目的是提供一种半导体封装件与半导体封装件的制法，使本发明半导体封装件能兼具抗电磁干扰以及提升电磁辐射或感应的效率，克服先前技术所述问题。