[发明专利]半导体存储器件及其操作方法

说明书

一种半导体存储器件包括：弱单元控制器，用于：编程弱单元信息，响应于初始化信号或写入结束信号而输出弱单元信息，以及每当输出弱单元信息时输出读取结束信号；存储单元阵列区域，其包括用于响应于行激活信号和列选择信号来储存数据的存储单元，并且包括用于储存弱单元信息的第一单元区域；信息传输控制电路，用于响应于初始化信号而基于通过使用读取结束信号产生的列计数信号来产生列地址，并且每当列计数信号达到预定值时产生行地址；行电路，用于使能行激活信号；以及列电路，用于通过解码列地址来输出列选择信号。

相关申请的交叉引用

本申请要求2016年6月10日提交的申请号为10-2016-0072335的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体地，涉及一种用于检测和筛选半导体存储器件的弱单元的工艺。

背景技术

半导体存储器件(诸如动态随机存取存储(DRAM)器件)的每个存储单元通常包括发挥开关作用的晶体管和储存表示数据的电荷的电容器。数据是为逻辑“1”的“高”电平还是为逻辑“0”的“低”电平，取决于在存储单元的电容器内是否有电荷，即，电容器的终端电压是高还是低。

数据的保留表示电荷累积在电容器中的状态。理论上，在这个状态不消耗电能。然而，由于储存在电容器中的电荷的初始数量因金属氧化物半导体(MOS)晶体管的PN结导致的泄漏电流而可以消失，所以在电容器中储存的数据可以丢失。为了防止数据丢失，存储单元的数据必须在数据丢失以前被读取以产生读取信息，然后电容器必须根据读取信息再充电，以保持电荷的初始数量。这个操作必须定期执行以保留数据，这被称为“刷新操作”。

每当刷新命令被从存储器控制器输入存储器件时，执行刷新操作。考虑存储器件的数据保留时间而每当经过预定时间时存储器控制器将刷新命令输入到存储器件。例如，当存储器件的数据保留时间是约64ms以及存储器件的所有存储单元只有在刷新命令被输入约8000次以后才可以都被刷新时，存储器控制器在约64ms内将刷新命令输入到存储器件约8000次。

此外，在测试存储器件的过程中，当在存储器件中包括的一些存储单元的数据保留时间没有超过预定参考时间时，包括这种存储单元的存储器件被当作不合格的存储器件，然后被抛弃。

当包括了其数据保留时间比预定参考时间短的存储单元(被称为“弱单元”)的存储器件被抛弃时，会出现成品率恶化的问题。此外，即使存储器件通过了测试，当在以后的时间出现弱单元时，存储器件内还可以发生错误。

此外，由于超过数千万的存储单元以高密度集成在一个芯片中，因而尽管制造工艺有进步，但仍较可能出现弱单元。如果对弱单元不执行精确的测试，则损坏存储器件的可靠性。

因为这个原因，研究人员和业界正在开发用于检测和筛选弱单元的各种工艺。

发明内容

本发明的实施例涉及一种可以将弱单元信息从非易失性存储器传输到存储单元区域的半导体存储器件，以及操作所述半导体存储器件的方法。

根据本发明的一个实施例，半导体存储器件包括：弱单元控制电路，适用于内部编程弱单元信息，响应于初始化信号或写入结束信号输出被编程的弱单元信息，以及每当输出所述弱单元信息时输出读取结束信号；存储单元阵列区域，所述存储单元阵列区域包括适用于响应于行激活信号和列选择信号来储存数据的存储单元，以及包括适用于储存从所述弱单元控制电路输出的所述弱单元信息的第一单元区域；信息传输控制电路，适用于响应于所述初始化信号而基于通过使用所述读取结束信号产生的列计数信号来产生列地址，以及每当所述列计数信号达到预定值时产生行地址；行电路，适用于通过解码所述行地址来使能所述行激活信号；以及列电路，适用于通过解码所述列地址来输出所述列选择信号。