[发明专利]I/O接收机及其接收电路

权利要求书

1.一种I/O接收机的接收电路，其特征在于，所述接收电路不具备输入电压容忍特性，包括：保护电路、逻辑调整电路及执行电路，其中：

所述保护电路，与所述接收电路的偏置电压输入端及IO电源电压输入端耦接，适于在所述接收电路的输入端口的输入信号的电压为容忍电压，且内核控制信号为使能控制信号或禁用控制信号时，输出屏蔽控制信号；以及在所述输入端口的输入信号的电压为非容忍电压时，若所述内核控制信号为使能控制信号，则输出路径使能信号，若所述内核控制信号禁用控制信号，则输出路径禁用信号；

所述逻辑调整电路，与所述保护电路的输出端耦接，适于在所述保护电路输出所述屏蔽控制信号或所述路径禁用信号时，输出第一执行信号，在所述保护电路输出所述路径使能信号时，输出第二执行信号；

所述执行电路，与所述逻辑调整电路的输出端、所述输入端口及所述接收电路的输出端耦接，适于基于所述第一执行信号，断开所述输入端口与所述接收电路的输出端之间的信号传输通路，以及基于所述第二执行信号，闭合所述输入端口与所述接收电路的输出端之间的信号传输通路；

其中，所述使能控制信号为逻辑高电平信号，所述禁用控制信号为逻辑低电平信号；所述偏置电压输入端的偏置电压值为所述接收电路的IO电源电压及输入端口的输入信号的电压中的较大电压值。

2.如权利要求1所述的I/O接收机的接收电路，其特征在于，所述保护电路包括：

电平位移子电路，与所述接收电路的内核控制信号输入端耦接，适于将所述内核控制信号输入端输入的内核控制信号进行电平位移，产生与所述内核控制信号逻辑一致的I/O控制信号；

上拉子电路，与所述电平位移子电路的输出端、逻辑调整电路的输入端及偏置电压输入端耦接，适于在所述输入端口的输入信号的电压为非容忍电压且所述内核控制信号为禁用控制信号时，输出逻辑高电平信号作为所述路径禁用信号；

保护子电路，与所述电平位移子电路的输出端、内核控制信号输入端、IO电源电压输入端及逻辑调整电路的输入端耦接，适于在所述输入端口的输入信号的电压为容忍电压且所述内核控制信号为使能控制信号或禁用控制信号时，输出逻辑高电平信号作为所述屏蔽控制信号，以及在所述输入端口的输入信号的电压为非容忍电压且所述内核控制信号为使能控制信号时，输出逻辑低电平信号作为所述路径使能信号。

3.如权利要求2所述的I/O接收机的接收电路，其特征在于，所述保护子电路包括：串联连接的第一PMOS管、第一NMOS管以及第二NMOS管，其中：

所述第一PMOS管，源极及衬底与所述偏置电压输入端耦接，栅极与所述IO电源电压输入端耦接，漏极与所述第一NMOS管的漏极及所述逻辑调整电路的输入端耦接；

所述第一NMOS管，栅极与所述第二NMOS管的栅极及内核控制信号输入端耦接，衬底与所述第二NMOS管的源极及衬底耦接于地，源极与所述第二NMOS管的漏极耦接。

4.如权利要求3所述的I/O接收机的接收电路，其特征在于，所述保护子电路还包括：耦接与所述第一PMOS管的栅极及所述IO电源电压输入端之间的第一电阻。

5.如权利要求2所述的I/O接收机的接收电路，其特征在于，所述上拉子电路包括：第二PMOS管，衬底及源极与所述偏置电压输入端耦接，栅极与所述电平位移子电路的输出端耦接，漏极与所述逻辑调整电路的输入端耦接。

6.如权利要求2所述的I/O接收机的接收电路，其特征在于，所述逻辑调整电路包括：第一级反相器，与非门及第二级反相器，其中：

所述第一级反相器，与所述保护电路的输出端耦接，适于生成与所述保护电路的输出信号逻辑相反的信号并输入至所述与非门；

所述与非门，与所述第一级反相器的输出端及所述电平位移子电路的输出端耦接，适于对所述第一级反相器的输出信号及所述内核控制信号执行与非操作；

所述第二级反相器，与所述与非门的输出端及所述执行电路的输入端耦接，适于生成与所述与非门的输出信号逻辑相反的第一执行信号或第二执行信号并输出至所述执行电路。