[发明专利]半导体器件

说明书

技术领域

本发明实施例涉及半导体器件、鳍式场效晶体管器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进展已生产数代IC，其中每一代具有比前一代更小且更复杂的电路。在IC演进过程中，一般来说，增加功能密度(即，每芯片面积的互连器件的数目)，同时减小几何大小(即，可使用制造过程产生的最小组件或线路)。这样的按比例缩小工艺通常通过提高生产效率和降低相关联成本来提供益处。

这种按比例缩小亦提高了加工及制造IC的复杂度，且对于这些待实现的进展，需要IC加工及制造的类似发展。举例来说，例如鳍式场效晶体管(fin-type field-effect transistor,FinFET)的三维晶体管已经引入以代替平面晶体管。虽然现有FinFET器件和形成FinFET器件的方法通常对于其预期的目的已足够，但是他们没有在所有方面完全令人满意。

发明内容

根据本发明的一些实施例，一种半导体器件包括衬底、在衬底上方的栅极以及在栅极与衬底之间的栅介电层。栅介电层包括具有大于约8的介电常数且处于非晶态的氧化物抑制层(oxide-inhibiting layer having a dielectric constant greater than about 8and being in an amorphous state)。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本发明的各方面。应注意，根据产业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的关键尺寸。

图1A到图1H为根据一些实施例的形成FinFET器件的方法的示意性透视图。

图2A到图2B为根据替代性实施例的形成FinFET器件的方法的示意性透视图。

图3为根据一些实施例的形成FinFET器件的方法的流程图。

图4为根据一些实施例的半导体器件的横截面图。

图5为根据替代性实施例的半导体器件的横截面图。

具体实施方式

以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本发明。当然，这些组件和布置仅为实例且并不旨在进行限制。举例来说，在以下描述中，第二特征在第一特征上方或上的形成可包括第二特征和第一特征直接接触地形成的实施例，且还可包括额外特征可在第二特征与第一特征之间形成使得第二特征和第一特征可不直接接触的实施例。另外，本发明可以在各种实例中重复参考标号和/或字母。此重复是出于简化及清楚的目的，且本身并不指定所论述的各种实施例及/或配置之间的关系。

此外，空间相关术语(例如“在...之下”、“在...下方”、“下部”、“在...上”、“在...上方”、“在...之上”、“在...上方”、“上部”及类似者)可在本文中为易于描述而使用，以描述图式中所说明的一个构件或特征与另一构件或特征的关系。除图中所描绘的定向以外，空间相关术语旨在涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词同样可相应地进行解释。

图1A到图1H为根据一些实施例的形成FinFET器件的方法的示意性透视图。

参考图1A，提供具有一或多个鳍片102的衬底100。在一些实施例中，衬底100包括第IV族元素或第III-V族半导体化合物，例如，Si、Ge、SiGe、GaAs、InAs、InGaAs或其类似物。在一些实施例中，衬底100包括硅衬底、绝缘体上硅(silicon-on-insulator,SOI)衬底，或由其它合适的半导体材料构成的衬底。取决于设计要求，衬底100可为P型衬底或N型衬底且其中可具有掺杂区。掺杂区可经配置用于N型FinFET器件或P型FinFET器件。在一些实施例中，一或多个鳍片102在第一方向上延伸。

在一些实施例中，形成具有鳍片102的衬底100的方法包括在块状(bulk)衬底上形成掩模层，并使用掩模层作为蚀刻掩模来移除块状衬底的一部分。在替代性实施例中，形成具有鳍片102的衬底100的方法包括执行侧壁图像转移(sidewall image transfer,SIT)技术。在一些实施例中，鳍片102经氧化以分别在鳍片102的表面上形成终止层，且所述终止层充当蚀刻终止层以用于后续的虚设栅极移除步骤。