[发明专利]碳化硅半导体装置以及碳化硅半导体装置的制造方法

说明书

本发明提供能够在维持低导通电阻的状态下降低栅极阈值电压的偏差，且能够降低漏电不良的碳化硅半导体装置及碳化硅半导体装置的制造方法。在沟槽栅结构的纵型MOSFET，以包括形成有沟道的部分的方式在包括外延生长而成的p型碳化硅层(22)的p型基区(4)的内部设置高浓度注入区(13)。高浓度注入区(13)通过向p型碳化硅层(22)进行的p型杂质的离子注入而形成。高浓度注入区(13)通过p型的离子注入形成，且具有在杂质浓度比p型碳化硅层(22)的杂质浓度高的峰(13a)上沿深度方向具有高低差的山形的杂质浓度分布曲线(31)。通过用于形成高浓度注入区(13)的离子注入，在p型基区(4)产生晶体结构部分错乱。

技术领域

本发明涉及碳化硅半导体装置以及碳化硅半导体装置的制造方法。

背景技术

碳化硅(SiC)作为取代硅(Si)的下一代半导体材料而备受期待。将碳化硅用于半导体材料而成的半导体元件(以下，称为碳化硅半导体装置)与将硅用于半导体材料而成的现有的半导体元件相比，具有如下各种优点，即，可以将导通状态下的元件的电阻降低至几百分之一、可以在更高温(200℃以上)的环境下使用等。这取决于碳化硅的带隙比硅大，是硅的3倍左右，且击穿电场强度比硅大近一个数量级这样的材料本身的优点。

迄今为止，作为碳化硅半导体装置，肖特基势垒二极管(SBD：Schottky BarrierDiode)、平面栅结构和/或沟槽栅结构的纵型MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：绝缘栅型场效应晶体管)已产品化。

沟槽栅结构是在形成于包括碳化硅的半导体基体(以下，称为碳化硅基体)的沟槽内埋入MOS栅(包括金属-氧化膜-半导体的绝缘栅)，并将沿着沟槽侧壁的部分作为沟道(反转层)而利用的三维结构。因此，在导通电阻(Ron)相同的元件彼此进行比较的情况下，沟槽栅结构与在碳化硅基体上以平板状设置MOS栅而成的平面栅结构相比，能够显著地减小元件面积(芯片面积)，可以说是具有前景的器件结构。

对于现有的碳化硅半导体装置的结构，以沟槽栅结构的纵型MOSFET为例进行说明。图27是示出现有的碳化硅半导体装置的结构的截面图。图27示出的现有的碳化硅半导体装置在包括碳化硅的半导体基体(以下，称为碳化硅基体)100的正面(p型基区104侧的面)侧具备一般的沟槽栅结构的MOS栅。碳化硅基体(半导体芯片)100是在包括碳化硅的n⁺型支撑基板(以下，称为n⁺型碳化硅基板)101上使成为n^-型漂移区102、n型电流扩散区103和p型基区104的各碳化硅层依次外延生长而成。

在n型电流扩散区103，以覆盖沟槽107的整个底面的方式选择性地设有第一p型区111。第一p型区111以到达n^-型漂移区102的深度设置。另外，在n型电流扩散区103，在相邻的沟槽107之间(台面部)，选择性地设有第二p型区112。第二p型区112与p型基区104接触，并且以到达n^-型漂移区102的深度设置。符号105、106、108、109、113～115分别是n⁺型源区、p⁺⁺型接触区、栅绝缘膜、栅电极、层间绝缘膜、源电极和漏电极。

作为这样的沟槽栅结构的纵型MOSFET，提出了具备使杂质浓度不同的p型半导体层依次外延生长而成的双层结构的p型基层的装置(例如，参照下述专利文献1(第0030段，图1)和下述专利文献2(第0060段、图9))。在下述专利文献1、专利文献2中，构成p型基层的各p型半导体层之中，通过高杂质浓度的p型半导体层抑制击穿，并通过低杂质浓度的p型半导体层减小导通电阻。另外，提出了在沟槽栅结构的纵型MOSFET中，将Al(铝)、B(硼)离子等杂质离子(p型)注入到n型半导体层的上表面，形成p型半导体层的技术(例如，参照下述专利文献3(第0028段))。

现有技术文献

专利文献