[发明专利]一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法

权利要求书

1.一种Zynq芯片在异构多处理模式下双核共享输出外设的方法，Zynq芯片包括两个ARM即双核ARM和一个FPGA，ARM和FPGA之间通过片内的AMBA总线连接，在FPGA内实现的共享输出外设，共享给双核使用；其特征在于，所述方法包括以下步骤：

步骤1：由Zynq芯片中的FPGA根据所在的硬件板卡条件，确定板卡外接以太网口的数量，并确定在逻辑资源允许情况下，可以定制的外接以太网数量和报文优先级数量，并将所定制的外接以太网数量和报文优先级数量存储在固定地址的寄存器中供ARM读取；

步骤2：每个ARM从上述寄存器中读取信息后，根据工程的需要为各种工程应用报文定义优先级别；每个ARM为各种优先级别报文分配和FPGA之间的共享内存空间，包括存储区大小和存储区首地址，并以写寄存器的方式将共享内存的地址、空间大小信息传递给FPGA；

对于每种优先级的报文均分配2块内存空间，一个是数据包存储区，另一个是数据包描述信息存储区；数据包描述信息是一个定长度的报文描述信息，包括数据优先级、定时发送属性、数据长度、目标外设信息；

数据包存储区和数据包描述信息存储区，都有读指针和写指针，写指针只能由ARM写，FPGA可读，读指针只能由FPGA写，ARM可读；

步骤3：ARM产生了待发送的数据包后，首先决定待发送数据包的优先级，并为此数据包建立一个数据包描述信息；将数据包和数据包描述信息分别写入相应的共享内存空间地址；

步骤4：更新此优先级对应的数据包描述信息写指针，通知FPGA有新的待发数据；

步骤5：FPGA实时比较以太网发送模块的空闲状态，同时比较各数据包描述信息存储区的读写指针差；

步骤6：当发送模块空闲且此任一优先级的数据包描述信息存储区的读写指针差不为零，就触发一次报文发送，FPGA将最高优先级数据搬移进以太网发送模块，启动一次发送；然后返回步骤5，直到以太网发送模块对应的数据包描述信息存储区的读写指针相等，即数据缓冲区为空。