[发明专利]一种时钟缓冲器驱动电路及可编程逻辑器件在审
| 申请号： | 201611209485.0 | 申请日： | 2016-12-23 |
| 公开（公告）号： | CN106849935A | 公开（公告）日： | 2017-06-13 |
| 发明（设计）人： | 李永;温长清;包朝伟;唐万韬 | 申请（专利权）人： | 深圳市国微电子有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;H03K19/096 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司44281 | 代理人： | 江婷,李发兵 |
| 地址： | 518057 广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 时钟 缓冲器 驱动 电路 可编程 逻辑 器件 | ||
1.一种时钟缓冲器驱动电路，其特征在于，包括：驱动电路及输出电路，所述驱动电路及输出电路及各电路对应的控制电路均由MOS管实现。
2.如权利要求1所述的时钟缓冲器驱动电路，其特征在于，所述输出电路包括上拉管及下拉管；所述上拉管及下拉管用于控制输出信号的上拉或者下拉。
3.如权利要求2所述的时钟缓冲器驱动电路，其特征在于，所述输出电路用于输出差分信号，所述上拉管包括第一上拉管及第二上拉管，所述下拉管包括第一下拉管及第二下拉管。
4.如权利要求3所述的时钟缓冲器驱动电路，其特征在于，所述第一上拉管与所述第一下拉管使用相反的控制信号；所述第二上拉管与所述第二下拉管使用相反的控制信号。
5.如权利要求2所述的时钟缓冲器驱动电路，其特征在于，所述输出电路还包括用于为所述上拉管及下拉管分别提供偏置电压的上拉偏置管及下拉偏置管。
6.如权利要求5所述的时钟缓冲器驱动电路，其特征在于，所述上拉偏置管及下拉偏置管使用相反的控制信号。
7.如权利要求1至6任一项所述的时钟缓冲器驱动电路，其特征在于，所述驱动电路包括第一级驱动电路及第二级驱动电路，所述第一级驱动电路及所述第二级驱动电路接入相同的差分时钟信号。
8.如权利要求7所述的时钟缓冲器驱动电路，其特征在于，所述第一级驱动电路及第二级驱动电路在工作时，仅有一个正常工作。
9.如权利要求7所述的时钟缓冲器驱动电路，其特征在于，所述第一级驱动电路与所述第二级驱动电路为电路元件连接相同的电路。
10.一种可编程逻辑器件，其特征在于，包括如权利要求1至9任一项所述的时钟缓冲器驱动电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市国微电子有限公司，未经深圳市国微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611209485.0/1.html，转载请声明来源钻瓜专利网。
