[发明专利]一种基于片上嵌入式微系统的SIP模块测试方法

说明书

一种基于片上嵌入式微系统的SIP模块测试方法，首先利用SIP模块内部的CPU单元，对所有存储器单元的全部地址进行读写操作，以测试存储器单元的正确性；然后对SIP模块内部CPU单元进行内部封闭自测试和外部辅助测试，以验证CPU单元的正确性；最后通过内部CPU单元和外部FPGA对SIP模块内部FPGA进行测试。本发明方法在不提高SIP模块设计复杂度的基础上，有效的对SIP模块功能、内部互联进行测试，最大程度上满足了SIP模块全测试覆盖的需求，在保证SIP模块正确性的基础上，提高了测试效率。

技术领域

本发明涉及一种SIP模块测试方法，特别是一种基于片上嵌入式微系统的SIP模块测试方法，属于集成电路设计领域。。

背景技术

随着用户对电子系统或电子整机的要求日益高涨，电子系统或电子整机正在朝多功能、高性能、小型化、轻型化、便携化、高速度、低功耗和高可靠方向发展。SIP(system ina package，系统级封装)技术，将多种不同功能的电路集成在一个封装之内，用于实现某种基本完整的功能。作为提升单片处理器功能的有效方法，SIP得到业界极大的关注，在近年来取得较快发展。

由于SIP的概念来源于封装的设计，多数的研究都针对于SIP模块的封装过程。SIP模块在处理器架构上，又与ASIC(application specific integrated circuit，专用集成电路)有一定的区别，传统的ATE(automatic test equipment，自动试验设备)测试方式针对单一功能的集成电路，用于基于片上嵌入式微系统的SIP模块测试时会导致测试覆盖不全，测试效率低。

发明内容

本发明中技术解决的问题是：克服现有技术的不足，提出一种基于片上嵌入式微系统的SIP模块测试方法，该方法在不提高SIP模块设计复杂度的基础上，有效的对SIP模块功能、内部互联进行测试，最大程度上满足了SIP模块全测试覆盖的需求，在保证SIP模块正确性的基础上，提高了测试效率。

本发明的技术解决方案是：一种基于片上嵌入式微系统的SIP模块测试方法，包括下列步骤：

(1)利用SIP模块内部的CPU单元，对所有存储器单元的全部地址进行读写操作，以测试存储器单元的正确性；

(2)对SIP模块内部CPU单元进行内部封闭自测试和外部辅助测试，以验证CPU单元的正确性；

(3)对SIP模块内部FPGA进行以下测试：

通过外部FPGA向SIP模块内部FPGA输入时钟，并通过外部FPGA查看内部FPGA的lock信号是否锁定，以测试内部FPGA工作频率的正确性；

采用MARCH C算法，通过CPU单元，向内部FPGA的可配置RAM的全部地址进行读写操作，以测试可配置RAM的正确性；

晶振提供输入频率，内部FPGA进行不同程度的倍频，通过外部PPGA查看内部FPGA的Lock信号，分别验证低频模式和高频模式下内部FPGA是否正常工作，以测试延时锁相环的正确性。

所述SIP模块、外部FPGA以及外围电路布置在硬件测试平台上，所述硬件测试平台为SIP模块、外部FPGA以及外围电路提供电信号、地信号、时钟信号，并实现板级互联。

所述步骤(2)中，内部封闭自测试的实现方法为：向CPU单元内部寄存器写入数据，根据内部寄存器要实现的功能，结合逻辑判断验证从内部寄存器读出的数据是否正确；

外部辅助测试的实现方法为：通过外围电路向CPU单元输入激励，CPU单元采集或通过外部FPGA采集输出信号，通过输入激励、输出信号以及预先设计的内部逻辑，判断CPU单元设计是否正确。

所述步骤(1)中对所有存储器单元的全部地址进行读写操作的方法为：