[发明专利]一种基于FPGA的高速AD采集的设计方法在审
| 申请号： | 201611200015.8 | 申请日： | 2016-12-22 |
| 公开（公告）号： | CN106771539A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 张杭;刘欢;张宏扬;张宇培;丁洁 | 申请（专利权）人： | 南京因泰莱电器股份有限公司 |
| 主分类号： | G01R19/25 | 分类号： | G01R19/25;G05B19/042;H03M1/22;H03M1/50 |
| 代理公司： | 南京知识律师事务所32207 | 代理人： | 张苏沛 |
| 地址： | 211100 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 高速 ad 采集 设计 方法 | ||
1.一种基于FPGA的高速AD采集的设计方法，其特征在于：
以FPGA芯片为控制核心，采用8通道16位高精度的AD7606进行数据采集,通过设计正确的AD时序来提高采集数据的速度，缩短采样时间，AD7606和FPGA接口模式为高速串行接口，将8个通道的实时电压值经过AD转换成16位二进制数，然后发送给FPGA进行后续的处理。
2.根据权利要求1所述的基于FPGA的高速AD采集的设计方法，其特征在于：利用高集成度EP4CE55F23I7配合16位高精度8通道AD7606采集数据。
3.根据权利要求1所述的基于FPGA的高速AD采集的设计方法，其特征在于：采用AD7606的高速串行接口传输数据，nP/S/BSEL接3.3V高电平，将RANGE接口接地，表示AD输入模拟电压值处于-5V至+5V之间，并且把Busy和Firstdata接口置空，表示不用这两个接口。
4.根据权利要求3所述的基于FPGA的高速AD采集的设计方法，其特征在于：AD7606有三种数字接口，分别是字节模式，并行模式以及串行模式，采用AD7606的高速串行接口，将nP/S/BSEL引脚接3.3V的高电平，其余的DB0-DB6和DB9-DB15口分别接地，将CONVA和CONVB连接在一起，表示同步采样。
5.根据权利要求1所述的基于FPGA的高速AD采集的设计方法，其特征在于：设计的AD7606时序里面，一等待完AD转换时间，就将CS和SCLK置低电平，即开始读取数据。
6.根据权利要求5所述的基于FPGA的高速AD采集的设计方法，其特征在于：设计的AD7606时序里面，将每个采样间隔减少。
7.根据权利要求5所述的基于FPGA的高速AD采集的设计方法，其特征在于：通过双Dout线路回读数据。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京因泰莱电器股份有限公司，未经南京因泰莱电器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611200015.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：鞋柜（X8122）
- 下一篇：硅胶折叠杯（P‑288）
