[发明专利]存储系统及其操作方法有效
申请号: | 201611198773.0 | 申请日: | 2016-12-22 |
公开(公告)号: | CN107369473B | 公开(公告)日: | 2020-12-25 |
发明(设计)人: | 李圣恩;权正贤;许京哲;金龙珠 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C29/00 | 分类号: | G11C29/00;G11C11/408 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 毋二省;李少丹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储系统 及其 操作方法 | ||
1.一种存储系统,包括:
多个存储器件;
公共控制总线,所述公共控制总线被多个存储器件共享;
多个数据总线,每个所述数据总线被分配给所述多个存储器件之中相应的存储器件;以及
存储器控制器,所述存储器控制器适用于:经由公共控制总线和所述多个数据总线来与所述多个存储器件进行通信,
其中,所述多个存储器件之中包括未修复的缺陷存储单元的缺陷存储器件的第二控制延时被设置得不同于正常存储器件的第一控制延时,以及
其中,正常存储器件和缺陷存储器件分别经由第一控制延时和第二控制延时来识别控制总线的控制信号。
2.如权利要求1所述的存储系统,其中,所述存储器控制器包括映射单元,所述映射单元适用于:将所述未修复的缺陷存储单元映射到所述缺陷存储器件的正常存储单元。
3.如权利要求2所述的存储系统,其中,当所述存储器控制器将表示与所述未修复的缺陷存储单元相同位置的第一地址提供给所述正常存储器件时,所述存储器控制器将表示通过所述映射单元映射的所述正常存储单元的第二地址提供给所述缺陷存储器件。
4.如权利要求3所述的存储系统,其中,所述存储器控制器经由控制总线根据所述第一控制延时来传输第一地址,并且经由控制总线根据所述第二控制延时来传输第二地址。
5.如权利要求3所述的存储系统,其中,当所述存储器控制器将表示与所述未修复的缺陷存储单元不同位置的第一地址提供给所述正常存储器件时,所述存储器控制器将所述第一地址提供给所述缺陷存储器件。
6.如权利要求1所述的存储系统,
其中,所述控制信号包括芯片选择信号、命令信号和地址信号,以及
其中,所述第一控制延时和所述第二控制延时中的每个控制延时是命令地址延时,所述命令地址延时表示所述芯片选择信号与其它控制信号之间的时差。
7.如权利要求2所述的存储系统,其中,所述存储器控制器还包括:
主机接口,所述主机接口用于与主机进行通信;
调度单元,所述调度单元适用于:判定用于处理从所述主机传输的请求的处理顺序;
命令发生单元,所述命令发生单元适用于:产生要被施加到所述多个存储器件的命令;以及
存储器接口,所述存储器接口用于与所述多个存储器件进行通信。
8.如权利要求1所述的存储系统,其中,所述正常存储器件包括已修复的缺陷存储单元。
9.如权利要求1所述的存储系统,其中,所述多个存储器件是DRAM存储器。
10.一种用于操作存储系统的方法,所述存储系统包括多个存储器件和存储器控制器,所述存储器控制器经由控制总线和多个数据总线来与所述多个存储器件进行通信,每个数据总线被分配给所述多个存储器件之中相应的存储器件,所述方法包括:
设定所述多个存储器件之中的正常存储器件的命令地址延时为第一值;
设定所述多个存储器件之中的包括未修复的缺陷存储单元的缺陷存储器件的命令地址延时为不同于第一值的第二值;
经由所述控制总线根据第一值来传输命令和第一地址,从而访问所述正常存储器件;以及
当所述第一地址表示与未修复的缺陷存储单元相同位置时,经由所述控制总线根据第二值来传输所述命令和不同于第一地址的第二地址,从而访问所述缺陷存储器件,
其中,所述第二地址表示所述缺陷存储器件中用于代替缺陷存储单元的正常存储单元的位置。
11.如权利要求10所述的方法,其中,设定步骤和传输步骤通过所述控制器来执行。
12.如权利要求11所述的方法,还包括:当所述第一地址表示非所述未修复的缺陷存储单元的存储单元的位置时,所述控制器经由所述控制总线根据第二值来传输所述命令和第一地址,从而访问缺陷存储器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611198773.0/1.html,转载请声明来源钻瓜专利网。