[发明专利]一种沟槽型IGBT及其制造方法和电子装置

说明书

本发明提供一种沟槽型IGBT及其制造方法和电子装置，所述方法包括：提供半导体衬底，在所述半导体衬底中形成有间隔设置的若干图案化的绝缘层；在每个所述图案化的绝缘层上方形成沟槽，所述沟槽露出其下方所述图案化的绝缘层的部分顶面；在所述沟槽中形成栅极结构。本发明的沟槽型IGBT的制造方法在沟槽底部增加绝缘层，既能降低Cgc，避免由于Cgc过大引起整个电子线路的震荡，而导致IGBT器件和电子线路系统的失效的问题出现；同时通过增加沟槽底部的绝缘层，改善沟槽底部的电场分布，提高元胞的击穿电压。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种沟槽型IGBT及其制造方法和电子装置。

背景技术

绝缘栅双极型晶体管(Insu1ated Gate Bipo1ar Transistor，简称IGBT)是一种常见的功率型器件，理想的IGBT具有高击穿电压、低导通压降、关断时间短、抗短路时间长等优点。IGBT是一种垂直结构器件，可分为平面(Planar)型结构和沟槽(Trench)型结构。

沟槽型IGBT相比于传统的平面型IGBT，优势在于集成的元胞数大，电流能力更强。但是由于短路安全工作区的要求，目前沟槽型IGBT通常会引入浮置虚拟元胞(FloatingDummy-Cell)的结构，用来抑制器件的饱和电流，增强抗短路失效的能力。但是浮置虚拟元胞的引入会带来一系列负面的影响，同时沟槽型IGBT元胞(Cell)的沟槽(Trench)底部电场容易聚集则会带来至少以下负面影响：1)栅极到集电极电容(Cgc)的增大。由于虚拟元胞(Dummy-Cell)数量的增加，导致Cgc的电容面积增加，也就是整体的Cgc增大。容易引起整个电子线路的震荡，导致IGBT器件和电子线路系统的失效；2)元胞的击穿电压的降低。沟槽底部是元胞中电场最容易聚集的地方，容易导致击穿电压的降低。

因此，有必要提出一种新的沟槽型IGBT及其制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种沟槽型IGBT的制造方法，所述方法包括：

提供半导体衬底，在所述半导体衬底中形成有间隔设置的若干图案化的绝缘层；

在每个所述图案化的绝缘层上方形成沟槽，所述沟槽露出其下方所述图案化的绝缘层的部分顶面；

在所述沟槽中形成栅极结构。

进一步，形成所述图案化的绝缘层和所述沟槽的方法包括以下步骤：

提供具有第一导电类型的第一衬底；

在所述第一衬底的表面上形成若干间隔设置的所述图案化的绝缘层；

形成外延层，以覆盖所述第一衬底的表面以及所述图案化的绝缘层，所述半导体衬底包括所述第一衬底和所述外延层；

蚀刻所述绝缘层上方的所述外延层，直到露出所述图案化的绝缘层的部分顶面为止，以形成所述沟槽。

进一步，所述图案化的绝缘层的宽度大于或者等于所述沟槽的宽度。

进一步，形成所述图案化的绝缘层的方法包括以下步骤：

在所述第一衬底的表面上形成绝缘层；

在所述绝缘层上形成图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜蚀刻所述绝缘层，停止于所述第一衬底的表面，以形成所述图案化的绝缘层；

去除所述光刻胶层。