[发明专利]用于套筒天线的具有SiO2保护层的固态等离子pin二极管串的制备方法在审
申请号: | 201611184752.3 | 申请日: | 2016-12-20 |
公开(公告)号: | CN107026310A | 公开(公告)日: | 2017-08-08 |
发明(设计)人: | 左瑜;张亮 | 申请(专利权)人: | 西安科锐盛创新科技有限公司 |
主分类号: | H01Q1/22 | 分类号: | H01Q1/22;H01Q1/36;H01L21/329;H01L29/868 |
代理公司: | 西安智萃知识产权代理有限公司61221 | 代理人: | 刘长春 |
地址: | 710065 陕西省西安市高新区高新路86号*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 套筒 天线 具有 sio2 保护层 固态 等离子 pin 二极管 制备 方法 | ||
1.一种用于套筒天线的具有SiO2保护层的固态等离子pin二极管串的制备方法,其特征在于,所述固态等离子pin二极管串用于制作套筒天线,所述套筒天线包括:半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19);所述制备方法包括步骤:
(a)选取SOI衬底;
(b)刻蚀SOI衬底形成有源区沟槽;
(c)在整个衬底表面淀积第二保护层;
(d)采用第二掩膜板,利用光刻工艺在所述第二保护层表面形成P区图形;
(e)利用湿法刻蚀工艺去除P区图形上的所述第二保护层;
(f)利用原位掺杂工艺,在所述有源区沟槽内淀积P型Si材料形成所述P区;
(g)在整个衬底表面淀积第三保护层;
(h)采用第三掩膜板,利用光刻工艺在所述第三保护层表面形成N区图形;
(i)利用湿法刻蚀工艺去除N区图形上的所述第三保护层;
(g)利用原位掺杂工艺,在所述有源区沟槽内淀积N型Si材料形成所述N区;
(k)光刻引线孔并金属化处理以形成所述固态等离子pin二极管串。
2.如权利要求1所述的制备方法,其特征在于,步骤(b)包括:
(b1)利用CVD工艺,在所述SOI衬底表面形成第一保护层;
(b2)采用第一掩膜版,利用光刻工艺在所述第一保护层上形成有源区图形;
(b3)利用干法刻蚀工艺,在所述有源区图形的指定位置处刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成有所述有源区沟槽。
3.如权利要求1所述的制备方法,其特征在于,步骤(b)之后,还包括:
(x1)利用氧化工艺,对所述有源区沟槽侧壁进行氧化以在所述有源区沟槽侧壁形成氧化层;
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述有源区沟槽侧壁的平整化。
4.如权利要求1所述的制备方法,其特征在于,步骤(f)包括:
(f1)利用原位掺杂工艺,在所述有源区沟槽内淀积P型Si材料;
(f2)采用第四掩膜版,利用干法刻蚀工艺刻蚀所述P型Si材料以在所述有源区沟槽的侧壁形成所述P区;
(f3)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
5.如权利要求1所述的制备方法,其特征在于,步骤(g)包括:
(g1)利用原位掺杂工艺,在所述有源区沟槽内淀积N型Si材料;
(g2)采用第五掩膜版,利用干法刻蚀工艺刻蚀所述N型Si材料以在所述有源区沟槽的另一侧壁形成所述N区;
(g3)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
6.如权利要求1所述的制备方法,其特征在于,步骤(k)之前,还包括:
(y1)在整个衬底表面淀积第四保护层并将所述有源区沟槽填满;
(y2)利用退火工艺激活所述P区和所述N区中的杂质。
7.如权利要求6所述的制备方法,其特征在于,步骤(k)包括:
(k1)采用第六掩膜版,利用光刻工艺在所述第四保护层表面形成引线孔图形;
(k2)利用各向异性刻蚀工艺刻蚀所述第四保护层形成所述引线孔;
(k3)对所述引线孔溅射金属材料;
(k4)钝化处理、光刻PAD并互连,以形成所述固态等离子pin二极管串的制备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司,未经西安科锐盛创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611184752.3/1.html,转载请声明来源钻瓜专利网。