[发明专利]用于可重构全息天线的GaAs基等离子pin二极管的制备方法在审
申请号: | 201611184374.9 | 申请日: | 2016-12-20 |
公开(公告)号: | CN106876268A | 公开(公告)日: | 2017-06-20 |
发明(设计)人: | 尹晓雪;张亮 | 申请(专利权)人: | 西安科锐盛创新科技有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/868;H01L29/20;H01Q1/22;H01Q1/36 |
代理公司: | 西安智萃知识产权代理有限公司61221 | 代理人: | 刘长春 |
地址: | 710065 陕西省西安市高新区高新路86号*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 可重构 全息 天线 gaas 等离子 pin 二极管 制备 方法 | ||
技术领域
本发明涉及半导体器件制造技术领域,特别涉及一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法。
背景技术
全息天线由源天线和全息结构组成。结合实际需求,选择适当的天线作为源天线,通过加载全息结构来改变馈源的辐射,以获得所需的目标天线的辐射特性,通过给定的电磁波辐射的干涉图进而推算天线结构。与传统的反射面天线相比,全息结构具有灵活的构建形式,便于和应用环境一体设计,应用范围很广泛。
可重构天线,尤其是频率可重构天线,因其工作频率在一定范围内可灵活改变,能适应多种工况的需求,在学术界和工业界受到很多研究人员的关注。目前,国内外应用于等离子可重构天线的固态等离子pin二极管采用的材料均为体硅材料,此材料存在本征区载流子迁移率较低问题,影响pin二极管本征区载流子浓度,进而影响其固态等离子体浓度;并且该结构的P区与N区大多采用注入工艺形成,此方法要求注入剂量和能量较大,对设备要求高,且与现有工艺不兼容;而采用扩散工艺,虽结深较深,但同时P区与N区的面积较大,集成度低,掺杂浓度不均匀,影响pin二极管的电学性能,导致固态等离子体浓度和分布的可控性差。
因此,选择何种材料及工艺来制作一种等离子pin二极管以制备可重构全息天线就变得尤为重要。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法。
具体地,本发明实施例提出的一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法,所述GaAs基等离子pin二极管用于制作可重构全息天线,所述可重构全息天线包括GeOI半导体基片(1);制作在所述GeOI半导体基片(1)上的第一天线臂(2)和第二天线臂(3)和同轴馈线(4),所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的等离子pin二极管串,
所述可重构全息天线还包括全息圆环(14);所述全息圆环(14)包括多个等离子pin二极管串(w7),所述制备方法包括步骤:
(a)选取某一晶向的GeOI衬底,在GeOI衬底上淀积GaAs层并设置隔离区;
(b)刻蚀所述衬底形成P型沟槽和N型沟槽,所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度;
(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层;利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化;对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区,所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域,所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域;
(d)填充所述P型沟槽和所述N型沟槽,并采用离子注入在所述衬底的顶层GaAs内形成第二P型有源区和第二N型有源区;
(e)在所述衬底上形成引线,以完成所述GaAs基等离子pin二极管的制备。
在上述实施例的基础上,在所述全息圆环(14)由八段等长的等离子pin二极管串排列形成正八边形结构,其中,所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同;
或者,所述全息圆环(14)由多个等长的等离子pin二极管串构成并形成正多边形结构,所述正多边形的半径为所述可重构全息天线接收或发送的电磁波波长的四分之三。
在上述实施例的基础上,所述可重构全息天线还包括制作于所述GeOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12),所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述等离子pin二极管串及直流偏置电源之间。
在上述实施例的基础上,在GeOI衬底上淀积一层GaAs并设置隔离区,包括:
(a1)在所述GeOI衬底表面利用MOCVD淀积GaAs层;
(a2)在所述GaAs表面形成第一保护层;
(a3)利用光刻工艺在所述第一保护层上形成第一隔离区图形;
(a4)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽,且所述隔离槽的深度大于等于所述衬底的顶层GaAs的厚度;
(a5)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司,未经西安科锐盛创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611184374.9/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造