[发明专利]单向TVS结构及其制造方法

说明书

技术领域

本发明涉及TVS领域，具体涉及一种单向TVS结构及其制造方法。

背景技术

TVS(Transient Voltage Suppressor，瞬态电压抑制)二极管的两极受到反向瞬态高能量冲击时，它能以极快的速度，将其两极间的高阻抗变为低阻抗，吸收电源和信号线上的浪涌功率，使两极间的电压箝位于一个预定值。

传统的单向TVS只有一个PN结，器件具有单项导电性，控制衬底的电阻率和掺杂浓度来控制器件的击穿电压。作为保护器件，抗浪涌能力是其关键指标，通常情况下，器件的芯片面积越大，抗浪涌能力就越强。但是考虑到成本，芯片封装和需要保护的电路的物理尺寸，增大芯片面积受到严格的限制。

传统的单向TVS如图1所示，102是掺杂有P型杂质或N型杂质的掺杂层，104是掺杂有P型杂质和N型杂质的另一种杂质的掺杂层。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以极快的速度，将其两极间的高阻抗变为低阻抗，吸收电源和信号线上的浪涌功率，使两极间的电压箝位于一个预定值。

然而，上面的TVS结构具有以下缺点：抗浪涌能力受到芯片大小的严重的制约；改变掺杂浓度和衬底浓度对抗浪涌能力提升有限，而且受到器件工作电压的限制；减少硅片的厚度可以增加抗浪涌能力，但是受到产线处理薄片能力的限制。

发明内容

本发明的目的在于提供了一种TVS结构，以提高TVS的抗浪涌能力。

为实现以上目的，本发明提供了一种单向TVS结构，包括：

衬底，掺杂有第一类型杂质；

第一掺杂区，设置在该衬底的顶面上并掺杂有第二类型杂质；

第二掺杂区，设置在该衬底的底面下方并掺杂有第一类型杂质；

至少一个第三掺杂区，设置在该衬底的底面下方并掺杂有第二类型杂质；以及

导电层，设置在该第三掺杂区下方并将该第二掺杂区和第三掺杂区电性连接。

优选地，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。

优选地，该第三掺杂区的横向截面中的最大内切圆的直径大于等于100μm。

优选地，该第二掺杂区的掺杂浓度大于该衬底的掺杂浓度。

优选地，在第二掺杂区表面的第一类型杂质的浓度为1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，该衬底中的第一类型杂质的浓度为5×10¹³atom/cm³-1×10¹⁸atom/cm³；在第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³；和/或在第三掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，该衬底的厚度为150μm～350μm；该第一掺杂区的结深为10-60μm；该第二掺杂区的结深为10-100μm；和/或该第三掺杂区的结深为10-100μm。

优选地，该向TVS结构还包括第四掺杂区，该第四掺杂区设置在第一掺杂区和衬底之间并掺杂有第一类型杂质。

优选地，在第四掺杂区中的第一类型杂质的浓度是5×10¹³atom/cm³-1×10¹⁹atom/cm³。

更优选地，在第四掺杂区中的第一类型杂质的浓度是5×10¹⁴atom/cm³。

优选地，该第四掺杂区的扩散深度为20-60μm。

本发明还提供了一种制造上面所述的TVS结构的方法，包括：

在一掺杂有第一类型杂质的衬底的底面光刻出至少一个第三掺杂区；

将第二类型杂质掺杂到该第三掺杂区中；

在衬底的底面光刻出第二掺杂区；

将第一类型杂质掺杂到该第二掺杂区中；

将第二类型杂质掺杂到衬底的顶面以形成第一掺杂区；以及

在第三掺杂区下方生长导电层以将该第二掺杂区和第三掺杂区进行电性连接。