[发明专利]用于芯片上驱动和管芯上端接的校准电路

权利要求书

1.一种用于设定集成电路的芯片上阻抗以便匹配目标阻抗的校准电路，包括：

上拉电流源晶体管，与目标阻抗串联连接在第一正供电电压与参考供电电压之间，所述上拉电流源晶体管具有第一晶体管宽度；

第一比较器，被配置成把上拉电流源晶体管与目标阻抗之间的第一共同节点处的电压与参考电压进行比较，并且生成输出信号以便驱动上拉电流源晶体管的控制端子，使得第一共同节点处的电压等于参考电压，所述参考电压是第二正供电电压的K倍，K是0和1之间的数，并且第二正供电电压是针对集成电路的输入-输出电路的正供电电压；

第一上拉电流镜晶体管，被配置成与上拉电流源晶体管形成第一电流镜，所述第一上拉电流镜晶体管与下拉电路串联连接在第一正供电电压与参考供电电压之间，所述第一上拉电流镜晶体管具有第一晶体管宽度；

第二比较器，被配置成把第一上拉电流镜晶体管与下拉电路之间的第二共同节点处的电压与参考电压进行比较，并且生成输出信号以便驱动下拉电路，使得第二共同节点处的电压等于参考电压，其中下拉电路具有被设定成等于目标阻抗的阻抗；

第二上拉电流镜晶体管，被配置成与上拉电流源晶体管形成第二电流镜，所述第二上拉电流镜晶体管与下拉电流源晶体管串联连接在第一正供电电压与参考供电电压之间，所述第二上拉电流镜晶体管具有第二晶体管宽度，并且下拉电流源晶体管具有第三晶体管宽度；

第三比较器，被配置成把第二上拉电流镜晶体管与下拉电流源晶体管之间的第三共同节点处的电压与参考电压进行比较，并且生成输出信号以便驱动下拉电流源晶体管的控制端子，使得第三共同节点处的电压等于参考电压；

第一下拉电流镜晶体管，被配置成与下拉电流源晶体管形成第三电流镜，上拉电路与第一下拉电流镜晶体管串联连接在第二正供电电压与参考供电电压之间，所述第一下拉电流镜晶体管具有第四晶体管宽度；以及

第四比较器，被配置成把上拉电路与第一下拉电流镜晶体管之间的第四共同节点处的电压与参考电压进行比较，并且生成输出信号以便驱动上拉电路，使得第四共同节点处的电压等于参考电压，其中上拉电路具有被设定成等于目标阻抗的阻抗。

2.权利要求1的校准电路，其中，上拉电流源晶体管以及第一和第二上拉电流镜晶体管包括PMOS晶体管；并且其中，下拉电流源晶体管和第一下拉电流镜晶体管包括NMOS晶体管。

3.权利要求1的校准电路，其中，上拉电路包括并联连接的一个或多个PMOS晶体管，并且下拉电路包括并联连接的一个或多个NMOS晶体管。

4.权利要求3的校准电路，其中，上拉电路还包括与一个或多个并联连接的PMOS晶体管串联连接的第一电阻器；并且下拉电路还包括与一个或多个并联连接的NMOS晶体管串联连接的第二电阻器。

5.权利要求3的校准电路，其中，第二比较器生成输出信号，以便通过接通下拉电路中的一个或多个并联连接的NMOS晶体管把下拉电路偏置到等于目标阻抗的阻抗。

6.权利要求3的校准电路，其中，第四比较器生成输出信号，以便通过接通上拉电路中的一个或多个并联连接的PMOS晶体管把上拉电路偏置到等于目标阻抗的阻抗。

7.权利要求1的校准电路，其中，第二上拉电流镜晶体管具有作为上拉电流源晶体管的第一晶体管宽度的(1-K)/K倍的第二晶体管宽度；并且其中，第一下拉电流镜晶体管具有等于下拉电流源晶体管的第三晶体管宽度的第四晶体管宽度。

8.权利要求1的校准电路，其中，第二上拉电流镜晶体管具有等于上拉电流源晶体管的第一晶体管宽度的第二晶体管宽度；并且其中，第一下拉电流镜晶体管具有作为下拉电流源晶体管的第三晶体管宽度的(1-K)/K倍的第四晶体管宽度。

9.权利要求1的校准电路，其中，第一正供电电压包括用于为集成电路的内部电路供电的正供电电压。

10.权利要求1的校准电路，其中，由第二和第四比较器生成的输出信号包括逻辑状态或偏置条件。