[发明专利]一种实现中央处理器与功能芯片通信的方法和装置

说明书

技术领域

本发明涉及通信技术领域，特别涉及一种实现中央处理器与功能芯片通信的方法和装置。

背景技术

在一个复杂的通信设备内，往往有主控板和多块各种功能支路板组成，并且每块板上有多片芯片实现各种功能。

一般主控板上处理器通过本地总线(local bus)连到各芯片进行控制、状态上报、或其他的信息传递等功能来实现协调工作，但是这种方法有一定的局限性，如需要较多的连线，且由于走线较长，速率受限，拉低了处理器工作速率；走线距离较长还会导致稳定性也容易出问题；不能实现跨距较大的直接管理，系统规模受限。

也可以采用多处理器的方式，每个处理器管理周围的功能芯片，处理器间再通过某种方式通信协调工作，这样大大增加了系统复杂性。

发明内容

有鉴于此，本申请提供一种实现中央处理器与功能芯片通信的方法和装置，以解决系统复杂、规模受限，工作效率低下的问题。

为解决上述技术问题，本申请的技术方案是这样实现的：

一种实现中央处理器与功能芯片通信的方法，增加与中央处理器通过以太网通信，与功能芯片通过本地总线通信的FPGA，该方法包括：

所述FPGA接收到中央处理器发送的命令以太网帧时，进行缓存；

当缓存一个完整的命令以太网帧时，从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作；

从本地总线读出数据并存储；

当完成所述完整的命令以太网帧中的操作命令时，根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧，并发送给中央处理器。

一种实现中央处理器与功能芯片通信的装置，该装置应用于增加与中央处理器通过以太网通信，与功能芯片通过本地总线通信的FPGA上，该装置包括：接收单元、存储单元、处理单元、生成单元和发送单元；

所述接收单元，用于接收命令以太网帧；

所述存储单元，用于当所述接收单元接收到中央处理器发送的命令以太网帧时，进行缓存；将所述处理单元从本地总线读出的数据存储；

所述处理单元，用于当所述存储单元缓存一个完整的命令以太网帧时，从缓存中读出该命令以太网帧中的操作命令，并根据该操作命令在本地总线上产生与功能芯片相对应的信号和时序进行操作；并从本地总线读出数据；

所述生成单元，用于当所述处理单元完成所述完整的命令以太网帧中的操作命令时，根据预定义的帧结构，使用存储的数据和操作命令生成回报执行结果的回报以太网帧；

所述发送单元，用于将所述生成单元生成的回报以太网帧发送给中央处理器。

由上面的技术方案可知，本申请中通过使用FPGA转换以太网和本地总线，实现中央处理器对各功能芯片寄存器的操作，能够扩展中央处理器的管理范围，降低系统的复杂性，提高中央处理器的工作速率。

附图说明

图1为本申请实施例中系统结构示意图；

图2为本申请实施例中预定义的帧结构；

图3为本申请实施例实现中央处理器与功能芯片通信的流程示意图；

图4为本申请应用于上述技术的装置结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图并举实施例，对本发明的技术方案进行详细说明。

在一个复杂系统内，需要很多个各种功能芯片进行协调工作，实现系统整体功能，为此需要中央处理器对各功能芯片进行管理控制。

系统比较庞大时，中央处理器直接通过local bus接到各功能芯片比较困难，本申请具体实现时，在根据系统的具体结构划分的每个功能模块内，放置一个现场可编程门阵列(FPGA，Field Programmable Gate Array)，FPGA与中央处理器通过以太网通信，通过本地总线与各功能芯片通信。

参见图1，图1为本申请实施例中系统结构示意图。图1中新增的FPGA个数根据系统划分的功能模块确定。

本申请中提到的本地总线均为中央处理器(CPU)本地总线，功能芯片为实现功能的芯片。本申请在具体实现时，利用通信系统划分的模块结构，不再重新划分模块。一个模块可能对应实现一个功能的功能芯片，也可能对应实现多个功能的功能芯片，一个功能芯片可以是实现一个功能的芯片，也可以是实现多个功能的芯片，对此，本申请均不作限制。

现在大多中央处理器具有以太网接口，本申请具体实现时，直接利用已存在的以太网接口收发以太网帧即可。