[发明专利]一种CPCI中断丢失的补偿方法

说明书

技术领域

本发明涉及一种中断技术，特别是涉及CPCI总线的中断处理。

背景技术

现代雷达系统内部都有时统信号，用以保持雷达各分机间在时序关系上的同步。对于中心机，时统信号一般通过接口板转换为CPCI总线中断，中心机程序通过响应中断的方式达到与其他分机时序上的同步的目的。然而就实际使用过程中比较常用的每秒500次的中断，会存在中心机没有响应中断的情况。

为了解决这一问题，通常在Vxworks下的做法是在程序中通过软定时器计数，判断超时的时候模拟一次中断。虽然这样做能够解决中断未响应的问题，但却损失了系统的效率，降低了系统的实时性，不适合应用于时序要求较高的环境。

发明内容

为了克服现有技术的不足，本发明提供一种硬件补偿的方法，能够解决CPCI中断的丢失问题，而且不会降低系统的实时性。

本发明解决其技术问题所采用的技术方案包括以下步骤：

(1)外部输入的差分时统信号转为3.3V的LVTTL信号，在LVTTL信号下降沿启动定时器1和定时器2，定时器1用于产生20us脉宽的中断信号，定时器2对雷达中心机响应中断的时间进行计时，同时置中断状态寄存器为有效状态；

(2)若中心机响应中断，则在ISR中置中断状态寄存器为无效状态；否则，在定时器2计数够40us时，对定时器1和定时器2复位，以产生中断补偿信号；

(3)中断补偿信号和定时器1产生的中断信号相与，产生最终送雷达中心机的中断信号。

本发明的有益效果是：实现了一种CPCI中断未响应时的从硬件上的补偿方法，一方面解决了中心机在响应CPCI总线中断时有丢失的问题；另一方面，由于使用可编程逻辑器件从硬件上去补偿中断，因而将补偿导致的延时降到了最少。

附图说明

图1是中断补偿过程示意图。

图2是中心机和接口板的处理流程图。

具体实施方式

下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。

本发明的技术方案描述如下：

(1)外部输入的差分时统信号转为3.3V的LVTTL信号，在此信号下降沿启动定时器1和定时器2：定时器1用于产生20us脉宽的中断信号，定时器2对雷达中心机响应中断的时间进行计时，同时置中断状态寄存器为有效状态。

(2)若中心机响应中断，则在ISR(中断服务程序)中置中断状态寄存器为无效状态；否则，在定时器2计数够40us时，对定时器1和定时器2复位，以产生中断补偿信号；

(3)中断补偿信号和定时器1产生的中断信号相与，产生最终送雷达中心机的中断信号。

下面采用20us负脉冲，2ms周期外部中断为例，对本发明进行进一步说明：

(1)外部输入的时统信号经过差分接收器SN65LBC175A转为3.3V LVTTL信号后，如图1中的EXT Timer所示。

(2)在EXT Timer信号的下降沿将定时器1复位，使其从0开始计数，同时将定时器2复位。

定时器1用来产生LINT信号，当定时器1计数在1～600区间时，置LINT信号为低，此信号通过PLX9054CPCI总线接口芯片转为CPCI总线中断，中断信号宽度为20us。之所以定为这个宽度，是因为大量实验数据显示绝大多数中断的响应时间在20us以内。

定时器2用来对中心机的响应时间进行计时，计量方法为N个30M时钟的周期。当定时器2计够1200个时钟周期时，说明中心机的响应时间已经超过了40us。

(3)在LINT为低时置INT STATE寄存器为1，中心机在进入中断服务程序(ISR)后的第一条语句读INT STATE寄存器，接口板在检测到读信号且地址等于INT STATE寄存器地址时，将INT STATE的值送给中心机，同时置INT STATE寄存器的值为0；如图1中的INT STATE(Normal)所示。

INT STATE保持1的时间反映了中心机响应中断的时间，该时间是一个变动的时间，变化范围一般为5us～20us。

(4)在定时器2计够40us后，判断INT STATE寄存器的值是否清0，如果清0，则说明中断已被处理；若为1，说明中心机未响应CPCI中断，此时复位定时器1，以产生补偿的中断信号，如图1中的Compensate LINT所示。

(5)将Compensate LINT信号通过“与”操作合并到LINT信号上，即得到最终的LINT信号，如图1中的LINT After Compensate所示。补偿中断后，INT STATE信号如图1中的INT STATE(Lost and Compensate)所示。