[发明专利]高压低热预算高K后退火工艺

说明书

技术领域

本发明涉及半导体工艺与器件。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。

半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司^TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。

发展出了基于硅锗(SiGe)技术的常规器件结构以生产场效应晶体管(FET)。例如，通过沉积被潜埋的假晶型应变的SiGe层并以无应变的硅(Si)层覆盖，已经发展出用于p沟道金属氧化物半导体(PMOS)晶体管的SiGe技术。此硅盖层部分被氧化以形成栅极电介质。由于价带的偏移，空穴可被限制到SiGe沟道。在此设计中，如果SiGe膜厚度做得非常薄则可以避免SiGe膜中的错位。此器件的制造与目前发展水平的互补金属氧化物半导体(CMOS)处理相兼容。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

根据本发明的一方面，提供了一种用于形成p沟道金属氧化物半导体(PMOS)器件的方法，该方法包括：形成衬底，该衬底包括硅材料；蚀刻该衬底以形成腔；以及在该腔中沉积硅锗以形成该衬底的表面之上的SiGe种子层、该SiGe种子层之上的第一SiGe过渡层、该第一SiGe过渡层之上的SiGe中间层、以及该SiGe中间层之上的第二SiGe过渡层，其中该第一SiGe过渡层具有从该第一SiGe过渡层的底部向该第一SiGe过渡层的顶部增大的锗Ge含量，其中该第一SiGe过渡层的底部的Ge含量与该SiGe种子层中的Ge含量相同或者更高；该SiGe中间层具有与该第一SiGe过渡层的顶部的Ge含量相同或更高的Ge含量；以及该第二SiGe过渡层具有从该第二SiGe过渡层的底部向该第二SiGe过渡层的顶部降低的Ge含量，其中该第二SiGe过渡层的底部的Ge含量与该SiGe中间层中的Ge含量相同或者更低。

根据本发明的另一方面，提供了一种p沟道金属氧化物半导体(PMOS)器件，包括：衬底，该衬底包括硅材料；形成于该衬底之上的HKMG栅极叠层；以及位于该HKMG栅极叠层的相对两侧的嵌入式硅锗区域，每一该硅锗区域包括该衬底的表面之上的SiGe种子层、该SiGe种子层之上的第一SiGe过渡层、该第一SiGe过渡层之上的SiGe中间层、以及该SiGe中间层之上的第二SiGe过渡层，其中该第一SiGe过渡层具有从该第一SiGe过渡层的底部向该第一SiGe过渡层的顶部增大的锗Ge含量，其中该第一SiGe过渡层的底部的Ge含量与该SiGe种子层中的Ge含量相同或者更高；该SiGe中间层具有与该第一SiGe过渡层的顶部的Ge含量相同或更高的Ge含量；以及该第二SiGe过渡层具有从该第二SiGe过渡层的底部向该第二SiGe过渡层的顶部降低的Ge含量，其中该第二SiGe过渡层的底部的Ge含量与该SiGe中间层中的Ge含量相同或者更低。

附图说明

图1A解说根据本公开内容的嵌入式SiGe工艺可包括在整个衬底之上沉积硬掩模。

图1B解说根据本公开内容的嵌入式SiGe工艺可包括在该硬掩模形成之后在PMOS的每一侧上形成Σ形腔。

图1C解说根据本公开内容的嵌入式SiGe工艺可在腔形成之后在腔中生长SiGe种子层114。

图1D解说在可在SiGe种子层形成之后的工艺中形成第一过渡SiGe层。

图1E解说根据本公开内容的嵌入式SiGe工艺可在第一SiGe过渡层形成之后生长SiGe中间层。

图1F解说在根据本公开内容的嵌入式SiGe工艺中可在SiGe中间层形成之后形成第二过渡SiGe层。