[发明专利]软起动电路及具备软起动电路的电源装置

说明书

技术领域

本发明涉及软起动电路及具备软起动电路的电源装置。

背景技术

在DCDC转换器等电源装置中，一般设有用于防止电源接通时的冲击电流的软起动电路。

现有的软起动电路中，为了得到在数毫秒（msec）的时间内上升的软起动电压，会需要电容值高的电容器，存在会在IC芯片内占用较大的面积的问题。

针对相关问题，在专利文献1中，提出了以下方法：通过构成为利用时钟信号来使开关导通/截止、并且以恒流间歇地充电电容器，从而减小电容器并抑制电路规模。

现有技术文献

专利文献

专利文献1：日本特许第4853003号公报。

发明内容

发明要解决的课题

然而，利用时钟信号来间歇地充电电容器的方法中，由于构成开关的晶体管的工作点在开关导通时和开关截止时不同，所以开关刚刚切换后电容器中会流过与期望的电流值不同的电流。因此，存在这样的课题：软起动时间脱离理论上由电容和电流值算出的值，难以得到期望的软起动时间。

本发明鉴于上述课题而构思，其目的在于，提供能够得到高精度的软起动时间的软起动电路。

用于解决课题的方案

为了解决上述课题，本发明的软起动电路的特征在于具备：恒流源；输出端子，输出软起动电压；接地端子；第一晶体管，连接在所述恒流源与所述接地端子之间，栅极和漏极短路；第二晶体管，连接在所述恒流源与所述输出端子之间，在栅极接受时钟信号；以及电容器，连接在所述第二晶体管与所述接地端子之间。

发明效果

本发明的软起动电路中，当第二晶体管处于导通状态时，从恒流源流出的电流的一部分经由第二晶体管供给至电容器，从而电容器被充电；当第二晶体管处于截止状态时，从恒流源流出的全部电流经由第一晶体管向接地端子流动。即，在第二晶体管导通、截止的任何时候，电流都持续流过软起动电路。

因而，与如专利文献1那样使作为开关的晶体管截止而停止电流的方法相比，能够在第二晶体管刚刚导通后确定工作点，从而使期望的电流流动，因此软起动电压Vref＿ss稳定地上升。因而，依据本发明，能够得到高精度的软起动时间。

附图说明

图1是本发明的实施方式的软起动电路的电路图。

图2是示出图1的时钟信号的一个例子的波形图。

图3是具备图1的软起动电路的开关调节器的电路图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

图1是本实施方式的软起动电路100的电路图。

本实施方式的软起动电路100具备：恒流源10；PMOS晶体管11及12；以及电容器13。

恒流源10的一端与电源输入端子Vin连接。

PMOS晶体管11连接在恒流源10与接地端子Vss之间，栅极和漏极短路。

PMOS晶体管12连接在恒流源10与输出端子SSout之间，在栅极接受时钟信号CLK。

电容器13连接在PMOS晶体管12与接地端子Vss之间。

电源输入端子Vin被供给输入电压，接地端子Vss被供给接地电压，从输出端子SSout输出软起动电压Vref＿ss。

如上所述那样构成的软起动电路100动作如下。

在电源接通后，若时钟信号CLK成为低电平，则晶体管12导通，晶体管11通常导通，因此，与晶体管11和12的尺寸比对应的电流分别流过晶体管11及12。

而且，来自恒流源10的电流的一部分经由晶体管12而流入电容器13，从而电容器13被充电。

另一方面，在时钟信号CLK成为高电平时，晶体管12会截止，来自恒流源10的全部电流经由通常导通的晶体管11而流向接地端子Vss。

这样，依据本实施方式，在晶体管12导通、截止的任何时候，电流总是流过软起动电路100，因此，能够将恒流源10与晶体管11及12的连接点的电压保持大致恒定。即，晶体管12在导通时和截止时源极电压几乎不变，从刚刚导通后到稳定为止，其工作点几乎不变。因而，软起动电压Vref＿ss稳定地上升，从而能够得到高精度的软起动时间。

在此，使晶体管11的尺寸充分大于晶体管12，例如，使晶体管11与晶体管12的尺寸比大到9：1左右。

这是因为流过电容器的电流取决于两个晶体管11及12的尺寸比。即，通过增大尺寸比，能够减小流过电容器13的电流，由此，能够以较小的电容器来延长软起动时间。