[发明专利]一种基于FPGA的TTP物理层解码方法

说明书

本发明提出了一种基于FPGA的加权累加的TTP物理层解码方法，根据物理层码型特点选择合适的加权函数，对码元周期内的采样点进行加权累加，远离电平跳变沿的可信度较高的采样点赋予较大的权值，电平跳变沿附近可信度低的采样点赋予较小的权值，最后进行判决输出。相比于普通的在码元中直接选取采样点判决输出的方法，该方法不仅可以保持译码器的低延迟特性，而且可以大幅度提升解码电路的可靠性和抗干扰性能。

技术领域

本发明涉及一种TTP总线控制器节点中物理层解码方法，特别涉及一种基于FPGA实现的TTP总线控制器节点中物理层曼彻斯特码解码方法。

背景技术

TTP(Time-Triggered Protocol)协议应用于机载网络通信领域，旨在提供一种高可靠性的数据传输方案，机载环境中电磁干扰复杂，任何单个bit的解码错误都会导致帧传输失效，提高物理层解码电路的解码能力对TTP总线尤为重要。为了实现简单，通常情况下会直接在码元周期内选取合适的单一采样点进行判决输出，在干扰较小的情况下此方法可靠性尚可，但在受到外部干扰较强的情况下，且恰好击中采样点附近，采样判决输出值很容易出错，导致CRC校验无法通过，最后导致TTP帧接收错误。

本专利创新地提出了一种基于FPGA的加权累加的TTP物理层解码方法，使用加权累加法进行解码，对可信度高的中间采样点赋予较大的权值，对于可信度低的电平跳变周边采样点赋予较低的权值，这样可以很大程度上对抗由于外部干扰造成的码元跳变沿附近的畸变，提高解码性能，尤其是在恶劣的电磁环境下这种加权累加的方法能很大程度上降误比特率，保证TTP总线通信的可靠性。

发明内容

本发明的目的是提出了一种基于FPGA的加权累加的TTP物理层解码方法，通过过采样搜索码元边界并获取码元内所有采样电平，对码元内所有采样点进行双极性变换，然后再进行加权累加，最后进行判决输出，从而大幅度提升解码电路的可靠性和抗干扰性能，满足TTP总线对高可靠性的要求。

为达到以上目的，本发明是采取如下技术方案予以实现的：

一种基于FPGA的加权累加的TTP物理层解码方法的技术流程如图1所示，TTP物理层解码器实现包括加权函数选择、采样点权值计算和加权累加判决。其特征在于在电平采样和判决之间使用了加权累加的方法。

1、加权函数选取

根据TTP物理层编码的特点选用加权函数，应使得高电平的加权累加值大于零，低电平的加权累加值小于零。

TTP物理层码元的中间和边界都可能发生电平跳变，如图2所示，选择的加权函数应该对电平跳变沿附近的采样点赋予较小的权值绝对值，表示可信度低，对远离电平跳变沿的采样点赋予较大的权值绝对值，表示可信度高，所以码元的高电平部分应为正的权值，码元的低电平部分应为负的权值，以保证0码元加权累加后结果为负数，1码元结果为正数。

2、权值向量计算

过采样倍数为N，即一个码元内有N个采样点，且均匀分布在码元周期T内。加权函数表示为W(t)且0≤t＜T，N个采样点的采样时刻分别为t_n,n＝1,2...N，其值为

则第n个采样点的权值w_n为

w_n＝W(t_n)n＝1,2...N；\*MERGEFORMAT (2)

过采样倍数和加权函数确定了，则每个采样点的权值为定值，离线计算后将其写入FPGA中的RAM中。

3、加权累加判决

加权累加值用wa表示，码元周期内第n个采样值用s_n表示，解码步骤如下：

1.复位加权累加值wa为0；