[发明专利]移位寄存器电路、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器电路，其特征在于，所述移位寄存器电路包括：输入模块、储能模块、上拉模块和下拉模块，其中，

输入模块连接到信号输入端、第一时钟信号端和第一节点，用于在第一时钟信号和输入信号的控制下将信号输入端的电压信号输出至所述第一节点；

储能模块连接在所述第一节点与信号输出端之间，用于存储并保持所述第一节点的电压信号；

下拉模块连接到第一节点、第一电压端、第二时钟信号端、第三时钟信号端和信号输出端，用于在所述第一节点的电压信号的控制下将第二时钟信号输出至信号输出端；

上拉模块连接到所述第一节点、第三时钟信号端、第一电压端、第二电压端和信号输出端，用于在第三时钟信号的控制下将第二电压端的第二电压信号输出至信号输出端；

所述下拉模块包括第三晶体管和第四晶体管，其中，第三晶体管的栅极连接到第三时钟信号端，第一极连接到所述第一节点，第二极连接到第一电压端；第四晶体管的栅极连接到所述第一节点，第一极连接到信号输出端，第二极连接到第二时钟信号端，其中，第三晶体管和第四晶体管为PMOS晶体管；

所述上拉模块包括第五晶体管、第六晶体管、第七晶体管和第二电容器，其中，第五晶体管的栅极连接到第三时钟信号端，第一极连接到第二电压端，第二极连接到第二节点；第六晶体管的栅极连接到所述第二节点，第一极连接到第一电压端，第二极连接到信号输出端；第七晶体管的栅极连接到所述第一节点，第一极连接到所述第二节点，第二极连接到第一电压端；第二电容器的一端连接到第二电压端，另一端连接到所述第二节点，其中，第五晶体管、第六晶体管和第七晶体管为PMOS晶体管。

2.如权利要求1所述的移位寄存器电路，其特征在于，输入模块包括第一晶体管和第二晶体管，其中，

第一晶体管的栅极和第一极连接到信号输入端，第二极连接到第二晶体管的第一极；

第二晶体管的栅极连接到第一时钟信号端，第二极连接到所述第一节点，

其中，第一晶体管和第二晶体管为PMOS晶体管。

3.如权利要求1所述的移位寄存器电路，其特征在于，所述储能模块包括第一电容器，其中，第一电容器的一端连接到所述第一节点，另一端连接到信号输出端。

4.如权利要求1所述的移位寄存器电路，其特征在于，第一电压端的第一电压信号的电平高于第二电压端的第二电压信号的电平。

5.一种栅极驱动电路，其特征在于，包括多级移位寄存器电路，每级移位寄存器电路均为如权利要求1-4中任一项所述的移位寄存器电路，其中，

每一级移位寄存器电路的信号输入端与上一级移位寄存器电路的信号输出端相连接，并且第一级移位寄存器电路的信号输入端与起始驱动信号输入端相连接。

6.一种显示装置，其特征在于，包括如权利要求5所述的栅极驱动电路。