[发明专利]ESD防护结构的制作方法在审

申请号：	201611118068.5	申请日：	2016-12-07
公开（公告）号：	CN108172566A	公开（公告）日：	2018-06-15
发明（设计）人：	马万里	申请（专利权）人：	北大方正集团有限公司;深圳方正微电子有限公司
主分类号：	H01L23/60	分类号：	H01L23/60
代理公司：	北京同立钧成知识产权代理有限公司 11205	代理人：	杨贝贝;刘芳
地址：	100871 北京市海***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	漏极区域漏极区源极区域静电泄放栅极接地短接源极制作
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明实施例提供一种ESD防护结构的制作方法。该方法包括：在栅极接地的MOS管的漏极区域设置N+区和P+区，漏极区域的N+区和漏极区域的P+区短接，在MOS管的源极区域设置N+区，源极区域的N+区设置在MOS管的P阱区内，漏极区域的N+区和漏极区域的P+区设置在MOS管的N阱区内。本发明实施例通过MOS结构源极的N+区、MOS结构的P阱区，以及MOS结构漏极区的N阱区构成NPN晶体管；MOS结构漏极区的P+区、MOS结构漏极区的N阱区和MOS结构的P阱区构成PNP晶体管，NPN晶体管和PNP晶体管构成NPNP的SCR结构，NPNP的SCR结构相比于NPN三极管的静电泄放效率高。

技术领域

本发明实施例涉及半导体芯片制造领域，尤其涉及一种ESD防护结构的制作方法。

背景技术

在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)芯片的静电释放(Electro-Static Discharge，简称ESD)防护电路中，最常用的是栅极接地的金属氧化物半导体(Metal Oxide Semiconductor，简称MOS)结构，这种结构，在进行静电泄放的过程中，实际上的泄放电路是一个处于工作状态的NPN三极管。

但是，NPN三极管类型的静电泄放效率不高。

发明内容

本发明实施例提供一种ESD防护结构的制作方法，以提高静电泄放效率。

本发明实施例的一个方面是提供一种ESD防护结构的制作方法，包括：

在栅极接地的MOS管的漏极区域设置N+区和P+区；

所述漏极区域的N+区和所述漏极区域的P+区短接；

在所述MOS管的源极区域设置N+区；

所述源极区域的N+区设置在所述MOS管的P阱区内，所述P阱区设置在所述源极区域内；

所述漏极区域的N+区和所述漏极区域的P+区设置在所述MOS管的N阱区内，所述N阱区设置在所述漏极区域内；

所述MOS管的栅极和源极短接。

如上所述的ESD防护结构的制作方法，可选的，所述源极区域的N+区、所述P阱区和所述N阱区构成NPN晶体管。

如上所述的ESD防护结构的制作方法，可选的，所述漏极区域的P+区、所述N阱区和所述P阱区构成PNP晶体管。