[发明专利]一种用于存储器的数据读取电路及存储器

说明书

本发明提供一种用于存储器的数据读取电路及存储器，所述数据读取电路包括多个数据读取单元，每个所述数据读取单元包括：第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元的存储状态是相反的；比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。本发明的数据读取电路增大了电流间隙，缩短了信号放大的时间，从而提升了数据读取速度；且采用特定的数据模式直接提高一倍的读取速度，并且本发明的数据读取电路每两条位线只需要一个比较放大器，节约了功耗和存储器的版图面积。

技术领域

本发明涉及存储器领域，具体而言涉及一种用于存储器的数据读取电路及存储器。

背景技术

现在，高速Flash已经成为客户消费需求的方向，尤其是在汽车领域的MCU(微控制器)已经提出了小于10ns的访问时间的需求。目前高速Flash的极限速度可以达到10ns以内，最快的可以达到5～6ns。但有些特定的用途，比如存储单元数据模式只有“01”和“10”两种模式，对速度有着更高的要求，例如2～3ns。因此，目前的设计仍不能满足要求。

但是，高速Flash对于访问时间的各个步骤皆有较高要求，其已经被充分优化，大幅度压缩某个步骤的时间以实现更高速访问时间，短期内技术上达不到，因此，通过压缩某个步骤的时间来大幅度提高读取速度十分困难。

已知提高存储单元电流(cell current)可以缩短信号比较放大(sensing)的时间，从而提高读取速度，但是受到工艺更新速度的限制，存储单元电流的提高比较困难，因此，单个周期内只读出1位数据越来越不能满足高速系统的要求。

已有的MLC(多层单元闪存)技术能够在一个读取周期内能读出2位数据，那么相当于单个位数据的读取速度加倍，但是其代价是额外的功耗和版图面积。

因此，为了解决上述问题，有必要提出一种新型的用于存储器的数据读取电路及存储器，以提高数据读取速度。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种用于存储器的数据读取电路，其包括多个数据读取单元，每个所述数据读取单元包括：

第一位线和第二位线，所述第一位线和所述第二位线是两条相邻的位线，且其所对应的存储单元所存储的数据是相反的；

比较放大器，所述比较放大器的同相输入端连接所述第一位线和第一输入信号，所述比较放大器的反相输入端连接所述第二位线和第二输入信号；

后读取解码模块，用于将所述比较放大器输出的一位数据后读取解码为两位数据。

进一步地，当所述第一位线所对应的存储单元存储的数据为0时，所述第二位线所对应的存储单元存储的数据为1；当所述第一位线所对应的存储单元存储的数据为1时，所述第二位线所对应的存储单元存储的数据为0。

在本发明的一个实施例中，所述第一输入信号的电压大于所述第二输入信号的电压时，所述后读取解码模块输出数字10；所述第一输入信号的电压小于所述第二输入信号的电压时，所述后读取解码模块输出数字01。

在本发明的一个实施例中，所述第一输入信号和所述第二输入信号为电压信号，所述比较放大器为电压比较放大器。

在本发明的一个实施例中，所述数据读取电路还包括位线地址选择电路，用于选择有效的位线，所述第一位线和所述第二位线均连接所述位线地址选择电路。