[发明专利]基于电阻切换式存储器的协处理器和包括其的计算设备

说明书

相关申请的交叉引用

本申请要求享有于2016年7月26日在美国专利商标局提交的美国临时申请No.62/366，667的优先权和权益、以及于2016年9月19日在韩国知识产权局提交的韩国专利申请No.10-2016-0119517和2016年11月7日在韩国知识产权局提交的韩国专利申请No.10-2016-0147249的优先权和权益，其全部内容通过引用并入本文。

背景

(a)领域

所描述的技术总体涉及基于电阻切换式存储器的协处理器以及包括该协处理器的计算设备。

(b)相关技术的描述

基于众核的协处理器正在日益普及，诸如，具有高并行计算能力和相对低功耗的图形处理单元(GPU)和集成众核(MIC)设备。在这种协处理器中，很多处理核共享执行控制，并且可以经由线程级并行和数据级并行对很多数据片段执行同样的操作。将协处理器和中央处理单元(CPU)一起使用的系统可以展示与仅CPU的系统相比显著的加速。

协处理器可以处理比它们之前曾经具有的数据更多的数据，并且这种数据的量是所期望的。然而，协处理器采用与主机存储器相比尺寸相对较小的机载存储器。因此，协处理器使用与主机连接以处理大的数据集的非易失性存储器，例如固态盘(SSD)。

然而，协处理器和非易失性存储器被相互完全断开且由不同的软件栈管理。结果，在用户空间和内核空间之间存在很多冗余存储器的分配/释放和数据备份，以便从非易失性存储器读取数据或将数据写入非易失性存储器。另外，由于内核模块不能直接访问用户空间存储器，因此，在内核空间和用户空间之间的存储器管理和数据备份开销是不可避免的。此外，内核模式和用户模式切换开销连同数据备份同样带来数据移动的长延迟。这些开销造成与协处理器的性能相比的加速改善不显著。

概述

本发明的实施例提供了基于电阻切换式存储器的协处理器和包括该基于电阻切换式存储器的协处理器的计算设备，以用于消除在CPU、储存设备和协处理器中的不必要的数据移动/备份。

根据本发明的实施例，提供了通过补充主机的CPU的功能或者不依赖于CPU地执行数据处理的协处理器。协处理器包括处理元件、服务器、电阻切换式存储器模块、存储控制器以及网络。处理元件对应于协处理器的核并且执行从主机传输的内核。服务器管理根据处理元件执行内核生成的存储器请求。存储控制器连接于电阻切换式存储器模块并且使处理元件访问电阻切换式存储器模块，从而在不需要计算设备的操作系统的辅助的情况下根据从服务器传输的存储器请求，在电阻切换式存储器模块和处理元件之间移动对应于存储器请求的数据。网络集成了处理元件、服务器以及存储控制器。

在一个实施例中，当数据在电阻切换式存储器模块和处理元件之间移动时，数据可以不被储存在主机中。

在一个实施例中，服务器将储存在电阻切换式存储器模块中的内核的存储器地址储存到处理元件，用于内核的执行。

在一个实施例中，服务器可以将内核的存储器地址作为启动地址储存到处理元件的缓存。

在一个实施例中，协处理器还可以包括功率休眠控制器，其根据服务器的控制来控制处理元件的休眠状态，并且服务器可以在将内核的存储器地址储存到处理元件之前使用功率休眠控制器将处理元件置于休眠模式，并且在将内核的存储器地址储存到处理元件之后使用功率休眠控制器撤销处理元件。

在一个实施例中，协处理器还可以包括用于与主机进行通信的接口模块。在这种情况下，在服务器通过接口模块从主机接收中断之后，存储控制器可以将内核从主机储存到电阻切换式存储器模块。

在一个实施例中，处理元件可以包括缓存。在这种情况下，在处理元件的缓存中发生缓存缺失的时候，处理元件可以向服务器发出存储器请求；并且在不需要计算设备的其他存储器的辅助的情况下，存储控制器可以从电阻切换式存储器模块读取对应于存储器请求的数据，并且将数据储存到处理元件的缓存。

在一个实施例中，处理元件可以包括缓存。在这种情况下，当存储器请求包括用于请求写入数据的存储器请求的时候，在不需要计算设备的其他存储器的辅助的情况下，存储控制器可以从处理元件的缓存加载对应于存储器请求的数据，并且将数据写入电阻切换式存储器模块。

在一个实施例中，电阻切换式存储器模块可以采用DDR(双数据速率)接口。

在一个实施例中，DDR接口可以是非易失性存储器接口。