[发明专利]一种反馈型D锁存器

说明书

本发明公开了一种反馈型D锁存器，包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管，第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极和第二NMOS管的栅极连接，第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的栅极、第三PMOS管的漏极和第五NMOS管的漏极连接，第一NMOS管的源极、第二NMOS管的源极和第三NMOS管的漏极连接，第四NMOS管的漏极和第五NMOS管的源极连接，第四NMOS管的栅极和第五NMOS管的栅极连接，反相器的输出端、第四NMOS管的源极和第三PMOS管的源极连接；优点是功耗较低，输出稳定，鲁棒性较好。

技术领域

本发明涉及一种D锁存器，尤其是涉及一种反馈型D锁存器。

背景技术

随着集成电路制造工艺的快速发展，集成电路设计中对速度和面积的要求越来越高，CMOS工艺在持续发展，近些年已达到深亚微米水平。随着工艺尺寸的缩小，芯片集成度的提高，对于电路结构有更低的功耗需求(见文献Harsh Srivastava,Jitendra Jain,Shabi Tabassum,Vivek Gupta,Control,Automation,Robotics and Embedded Systems(CARE),16-18Dec.2013International Conference)。D锁存器是输出周期性随输入变化的电路，在时钟关断的时候输出保持不变。在基本的电路模块中，两个透明模式的D锁存器串行相连可以构成单边沿触发的触发器，两个并联的透明模式的D锁存器可以构成一个双边沿触发的触发器。(见文献HOSSAIN R.,WRONSKI,L.D,andALBICKI,A:“Low power designusing double edge triggered flipflops”,IEEETrans.VISI Syst.,1994,2,(2)pp.261-265)。

目前，常用的D锁存器有传统的传输门D锁存器和直接交叉耦合D锁存器两种(见文献Jan M.Rabey,Digital Integrated Circuits,A Design Perspective SecondEdition,PP.242-245)。传统的传输门D锁存器的电路如图1所示，直接交叉耦合D锁存器的电路如图2所示。传统的传输门D锁存器是目前最稳妥和最常用的技术，该传输门D锁存器在时钟信号clk为高电平时传输数据，在时钟信号clk为低电平时保存数据。但是该传输门D锁存器中所用的MOS管数量过多，时钟信号clk接有4个MOS管的负载，功耗较大。直接交叉耦合D锁存器在保存数据的回路中相对于传输门D锁存器少用了两个MOS管，它对于时钟信号clk只有2个MOS管的负载，功耗较低一些，但它的输出端Q与节点nod1处存在竞争的现象，可能导致输出不稳定，可靠性不高。

鉴此，设计一种功耗较低，且输出稳定，鲁棒性较好的反馈型D锁存器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种功耗较低，且输出稳定，鲁棒性较好的反馈型D锁存器。