[发明专利]间隔件结构及其制造方法有效
申请号: | 201611094963.8 | 申请日: | 2016-11-28 |
公开(公告)号: | CN106816369B | 公开(公告)日: | 2021-04-13 |
发明(设计)人: | 亚历山大·克尔尼斯基;郑光茗 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 路勇 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 间隔 结构 及其 制造 方法 | ||
1.一种用于制造间隔件结构的方法,其包括:
在衬底上方形成第一导电结构、第二导电结构以及第三导电结构;
形成介电层,其覆盖所述衬底、所述第一导电结构、所述第二导电结构以及所述第三导电结构;
形成具有对应于所述第一导电结构的第一厚度以及对应于所述第二导电结构的第二厚度的硬掩模层,以阻挡放置于所述第一导电结构以及所述第二导电结构上方的所述介电层,所述硬掩模层经多次沉积而使所述第二厚度小于所述第一厚度,以及暴露放置于所述第三导电结构上方的所述介电层;
蚀刻所述暴露的介电层以减少放置于所述第三导电结构上方的所述暴露的介电层的厚度;
阻挡放置于所述第一导电结构上方的所述介电层,以及暴露放置于所述第二导电结构以及所述第三导电结构上方的所述介电层;
蚀刻所述暴露的介电层以减少放置于所述第二导电结构以及所述第三导电结构上方的所述暴露的介电层的所述厚度;
暴露放置于所述第一导电结构、所述第二导电结构以及所述第三导电结构上方的所述介电层;以及
蚀刻所述介电层以在所述第一导电结构的侧壁上形成第一主要间隔件、在所述第二导电结构的侧壁上形成第二主要间隔件以及在所述第三导电结构的侧壁上形成第三主要间隔件,以及暴露所述第一导电结构的导电顶部表面、所述第二导电结构的导电顶部表面以及所述第三导电结构的导电顶部表面,其中所述第一主要间隔件的第一宽度大于所述第二主要间隔件的第二宽度,且所述第二主要间隔件的所述第二宽度大于所述第三主要间隔件的第三宽度,以及所述第一主要间隔件与所述第二主要间隔件经所述介电层相连接,以及所述第二主要间隔件与所述第三主要间隔件经所述介电层相连接。
2.根据权利要求1所述的方法,其中所述阻挡放置于所述第一导电结构上方的所述介电层以及暴露放置于所述第二导电结构以及所述第三导电结构上方的所述介电层的步骤是通过移除所述硬掩模层的一部份达成。
3.根据权利要求2所述的方法,其中所述暴露放置于所述第一导电结构、所述第二导电结构以及所述第三导电结构上方的所述介电层的步骤是通过移除所述硬掩模层达成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611094963.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构和CMOS晶体管的形成方法
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造