[发明专利]一种绝缘栅双极晶体管

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种绝缘栅双极晶体管。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)以其低通态压降、高耐压、驱动控制简单、易并联等优点广泛地应用在各类电力电子系统中，是目前高压功率器件领域核心器件之一。为了实现器件的最佳性能，需要尽可能的实现器件各项参数接近设计极限，实际器件设计中，由于各项参数特性相互制约，必须遵循折中原则，选择相对最佳值。通常很难在某项参数得到优化同时，其它参数同时也实现优化。这对设计结构带来了很大的挑战。

Sumitomo等人提出一种采用栅极部分变窄结构来增强电导调制效应的结构，称为partially narrow mesa IGBT(PNM-IGBT)，这种器件采用栅极结构底部区域横向展宽的方法，在局部可以形成纳米级宽度的导电沟道，这样在器件正向导通时，当相邻栅极结构变窄区域接近纳米级宽度的导电沟道时，形成的反型层来阻挡空穴的流动，由于反型层极高的掺杂浓度，在正向导通时阻挡的几乎全部的空穴流动，从而实现极佳的电导调制特性，因此该结构的IGBT器件可以获得低至接近理论极限的导通压降能力。

然而，目前采用PNM结构虽然阻挡了绝大部分的空穴载流子，使得IGBT器件能够获得接近理论极限的导通压降能力，但是如图1所示在器件关断时，漂移区聚集了大量的过剩载流子101，由于耗尽层的作用，这些过剩载流子被扫到接近于器件集电极底部，需要通过缓慢的复合作用才能消失，所以当PNM结构的IGBT正向压降特性接近理论极限的同时，其关断时间大幅度增加，从而导致关断损耗的大幅增加。因此影响了器件的关断特性。

也就是说，现有技术中的PNM-IGBT器件，存在未耗尽区域的载流子排出慢，故关断速度慢的技术问题。

发明内容

本发明通过提供一种绝缘栅双极晶体管，解决了现有技术中的PNM-IGBT器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。

一方面，为解决上述技术问题，本发明提供了如下技术方案：

一种绝缘栅双极晶体管，其特征在于，包括：

衬底；

位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极包括窄部和展宽部，所述展宽部位于所述栅极靠近所述集电极一侧；

超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。

可选的，所述超结结构连接所述集电极和所述展宽部。

可选的，所述超结结构为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。

可选的，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。

可选的，所述P型立柱的宽度等于所述N型立柱的宽度。

可选的，所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为发射极区；所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。

可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

可选的，所述第二阱区表面有发射极接触；所述集电极区表面有集电极接触。

可选的，所述展宽部位于所述第一阱区和所述超结结构之间。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为背景技术中绝缘栅双极晶体管的结构图；

图2为本申请实施例中绝缘栅双极晶体管的结构图。