[发明专利]待测器件的延迟测量电路及延迟测量方法

说明书

一种待测器件的延迟测量电路及延迟测量方法，延迟测量电路包括环路振荡器和周期测量单元；所述周期测量单元适于测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟；所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，每一个所述振荡单元包括待测器件、前置开关和旁路开关；其中，在一组控制信号的作用下，所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。本发明实施例的延迟测量电路可以大大提高对待测器件的延迟测量精度。

技术领域

本发明涉及电子工艺偏差检测技术，特别涉及一种待测器件的延迟测量电路及延迟测量方法。

背景技术

在芯片设计中，延迟时间是衡量电子器件最为重要的电参数之一。由于电子工艺偏差的存在，芯片上的电子器件的延迟时间有所不同，因此，需要对电子器件的延迟时间进行测量。同时，在芯片上，固定区域内部的多个相同类型的电子器件也可能存在延迟时间的差异，对所述固定区域内部的相同类型的电子器件之间的延迟时间的偏差进行检测也十分重要。其中，所述电子器件可以是逻辑门器件，例如反相器、与门等，也可以是逻辑门器件形成的组合电路，此处不做限定。而且，在实际测量中个，可以将单级的电子器件作为延迟时间测量的对象，也可以将级联的多级电子器件作为测量对象。

随着电子工艺水平达到了28nm甚至更为精细，电子器件的单级延迟低于10ps，大大增加了片上电子器件延迟测量的难度。以下将待测的所述电子器件称为待测器件。下面以单级的待测器件为测试对象，所述待测器件为反相器为例进行说明。

现有技术中，为了降低待测器件延迟的测量难度，一般采用环路振荡器(RingOscillator，RO)对待测器件的延迟进行测量。所述环路振荡器包括多个振荡单元，每一个振荡单元中包含一个待测器件，在电路设计中，可以控制某个待测器件所在的振荡单元串联于或者排除于所述环路振荡器形成的振荡环路，再测量所述环路振荡器的振荡周期，通过对不同情况下得到的振荡周期的大小进行计算，可以得出所述待测器件的延迟。由于环路振荡器内的振荡单元数量较多，例如高达255个，相比于测量单级的待测器件的延迟，对环路振荡器的振荡周期进行测量可以大大地降低测量难度。此外，还可以对环路振荡器的振荡周期进行进一步地分频，以进一步有利于时域测量。

现有技术中存在一种采用上述方法的待测器件的延迟测量电路。参照图1所示，图1是对待测器件的延迟进行测量的环路振荡器中的一个振荡单元的电路图。图1所示的多个振荡单元组成环路振荡器，其中，每一个振荡单元中均包括有待测器件I1，待测器件I1以反相器示出，待测器件I1的输出端为所述振荡单元的输入端Input，I2和I3组成缓冲器，I4和I5也组成缓冲器，反相器I3的输出端作为振荡单元的输出端Output，而I4和I5的作用为与I2和I3形成对称的电路结构，因此，反相器I5的输出端仅为虚拟的输出端Dummy Output。通过多路复用器(Multiplexer，MUX)Mux1和Mux2对待测器件I1串联于或者排除于环路振荡器的振荡环路。通过比较待测器件I1串联于和排除于环路振荡器的振荡环路时环路振荡器的振荡周期，可以获得待测器件I1的延迟。然而，在对环路振荡器进行配置时，多路复用器在切换时，将使得环路振荡器中的待测器件的等效负载和驱动强度不同，这将严重影响待测器件的延迟测量的精度。

因此，现有技术中的延迟测量电路对待测器件的测量精度难以得到保证。

发明内容

本发明解决的技术问题是在芯片设计中，如何提高待测器件的延迟测量精度。