[发明专利]一种偏压温度不稳定性测试结构及测试方法

说明书

技术领域

本发明涉及半导体测试领域，特别涉及一种偏压温度不稳定性测试结构及测试方法。

背景技术

在现代集成电路的设计和制造中，MOS器件具有非常重要的地位，与MOS器件退化有关的可靠性问题也备受关注，其中偏压温度不稳定性(Bias Temperature Instability：BIT)效应是影响MOS器件可靠性的重要因素。BTI效应包括负偏压温度不稳定性效应和正偏压温度不稳定性效应，分别指在温度应力下对器件施加负或正偏压应力所引发的一系列退化现象。对于MOS器件来说，PMOS管的NBTI效应和NMOS管的PBTI效应都是影响器件可靠性的重要原因。

现行的偏压温度不稳定性测试中，只在单一器件的栅极和漏极施加直流电压，量测时使漏极和栅极电压等于工作电压，量测漏极电流的变化率。然而，这种方法只能反映器件直流电压条件下的退化情况，计算直流电压条件下的工作寿命，即最差工作寿命，并不能真实反映在实际电路中器件的退化情况。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种能够反映任意器件实际退化情况的偏压温度不稳定性测试装置及测试方法。

为达成上述目的，本发明提供一种偏压温度不稳定性测试结构，包括N个串联的反相器，每一所述反相器包括一个PMOS管和一个NMOS管，其中，每一所述PMOS管和NMOS管的栅极、源极、漏极和体区均通过焊盘引出，N为大于1的奇数。

优选地，第一个反相器的输入端和最后一个反相器的输出端相连。

优选地，第i个反相器的PMOS管和NMOS管的漏极与第i+1个反相器的PMOS管和NMOS管的栅极由同一个焊盘引出，其中i为大于等于1且小于等于N-1的正整数。

优选地，包括以下步骤：提供一种偏压温度不稳定性测试结构，其包括奇数个串联的反相器，每一所述反相器包括一个PMOS管和一个NMOS管，其中每一所述PMOS管和NMOS管的栅极、源极、漏极和体区均通过焊盘引出；通过所述焊盘向第一个反相器中PMOS管或NMOS管的栅极施加应力电压，向每一所述反相器中PMOS管的源极和体区施加高电平，同时向每一所述反相器中NMOS管的源极和体区施加低电平；停止施加所述应力电压、高电平和低电平，通过所述焊盘向任意一个所述反相器中的PMOS管或NMOS管的栅极施加工作电压、源极和体区施加接地电平，同时通过所述焊盘测量所述PMOS管或NMOS管的漏极饱和电流。

优选地，第一个反相器的输入端和最后一个反相器的输出端相连。

优选地，相连的两个所述反相器中，前一个反相器的PMOS管和NMOS管的漏极与后一个反相器的PMOS管和NMOS管的栅极由同一个焊盘引出。

本发明通过将待测PMOS管和NMOS管设计为级联的反相器结构，并在待测MOS管栅极、源极、漏极和体区每个端均通过焊盘引出，能够准确得到每一个待测MOS管的偏压温度不稳定性。

附图说明

图1所示为本发明一实施例的偏压温度不稳定性测试结构的示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。