[发明专利]逐次逼近型模数转换器

权利要求书

1.一种逐次逼近型模数转换器，其特征在于，包括：数/模转换电路，第一比较器，以及一数据采样电路，其中：

所述数/模转换电路，输入端与所述数据采样电路耦接，输出端与所述第一比较器耦接，适于对所述数据采样电路输出的数字信号进行数/模转换，并将转换后的信号分别与输入信号进行叠加；

所述第一比较器，输入端与所述数/模转换电路耦接，输出端与所述数据采样电路耦接；适于对所述数/模转换电路输出的信号进行比较，并将比较结果信号输出至所述数据采样电路；所述比较结果信号包括：比较结果信号P2及比较结果信号N2；

所述数据采样电路，输入端与所述第一比较器耦接，输出端与所述数/模转换电路耦接，适于对所述第一比较器输出的信号进行数据采样，得到电位相反的第一数字信号及第二数字信号并输出至所述数/模转换电路；

其中，所述数据采样电路为中钟控全差分比较器；

所述钟控全差分比较器包括对称设置的第一比较子电路以及第二比较子电路；第一比较子电路以及第二比较子电路的电路结构以及工作原理均相同，并由采样时钟信号CLK触发执行相应的比较操作；

其中，所述第一比较子电路包括：NMOS管N1L及N5L，PMOS管P1L~P5L；所述第二比较子电路包括：NMOS管N1R及N5R，PMOS管P1R~P5R；

PMOS管P1L、P2L、P3L及P5L的源极，以及PMOS管P1R、P2R、P3R及P5R的源极均与电源电压VDD连接；PMOS管P4L 与PMOS管3L串联；PMOS管P4R与PMOS管P3R串联；NMOS管N5L及N5R接地，NMOS管N1L及N1R通过NMOS管N0接地；

PMOS管P2L及P2R以及NMOS管N0的栅极输入采样时钟信号；PMOS管P3L的栅极输入比较结果信号P2，PMOS管P3R的栅极输入比较结果信号N2；PMOS管P5L的漏极输出第一数字信号P1，PMOS管P5R的漏极输出第二数字信号N1；PMOS管P4L及P4R的栅极适于输入第一状态指示信号E1及输出第二状态执行信号E2；

NMOS管N1L的漏极与PMOS管P1L的漏极连接；NMOS管N1L的栅极与PMOS管P1L的栅极连接；NMOS管N1L的源极与NMOS管N1R的源极连接；NMOS管N1R的漏极与PMOS管P1R的漏极连接。

2.如权利要求1所述的逐次逼近型模数转换器，其特征在于，所述钟控全差分比较器适于在采样时钟信号的上升沿对所述第一比较器输出的信号进行采样。

3.如权利要求1所述的逐次逼近型模数转换器，其特征在于，所述钟控全差分比较器与所述第一比较器适于共用同一采样时钟信号。

4.如权利要求1所述的逐次逼近型模数转换器，其特征在于，所述数据采样电路还适于根据输入的第一状态指示信号调整自身进入比较状态，以及在对输入的信号完成比较操作后，输出相应的第二状态指示信号。