[发明专利]一种基于标准单元的同步计数器电路及其实现方法

说明书

技术领域

本发明涉及一种基于标准单元的同步计数器电路及方法。可用于需要实现计数功能，且有低功耗要求的集成电路设计中。

背景技术

计数器电路是集成电路设计中经常用到的最基本电路之一。按照设计流程的不同，可分为标准单元级设计和MOS管级设计两种。基于MOS管级设计的计数器电路属于非标准单元，在各个工艺厂商提供的标准单元库中是找不到的，所以需要全定制，即不同的工艺库下面都要重新设计一遍电路。对于当前的芯片数字电路设计流程来说非常不适用，设计过程非常复杂，包括要单独做版图，spice仿真，提取延时信息以用来做数字电路的时序分析等等，也非常费时，所以复用性很不好。而本发明中描述所有电路调用的都是标准单元库中的基本单元，在几乎任何一个单元库中都可以找到相应的器件，可以适用于几乎所有的工艺，所以复用性很好。

按照时钟脉冲输入方式的不同，可分为同步计数器和异步计数器。同步计数器电路中所有触发器都工作在计数时钟，且控制逻辑相对复杂，所以功耗较大。异步计数器电路通常只有第一级触发器工作在计数时钟，功耗相对较小。

在通常的异步计数器电路结构中，当计数值到达设计值后，译码电路产生的复位信号会对计数触发器进行复位，使电路重新开始计数。在这种结构的电路中，存在两个问题：1.译码电路产生的复位信号本身可能因为组合逻辑的竞争冒险而出现毛刺，导致假复位信号产生，从而使电路工作不稳定。2.复位信号到达各个计数触发器的时间不一样，可能会出现有些触发器已经被复位掉，有些的触发器还没有被复位的情况。此时，译码电路产生的复位信号消失，也会导致电路功能出错的情况出现。

采用同步设计的电路稳定性好，目前很多集成电路设计中都使用了同步计数器电路进行设计。

随着便携式消费类电子产品的应用日益广泛，功耗问题越来越突出。为了满足用户的追求更新体验的需求，越来越多的功能被集成到便携产品中，对产品的性能要求也比以往高的多。这些功能和性能的提升都会消耗更多的能量。在电池供电的便携产品中，除了功能和性能，电池的使用时间也是要着重考虑的因素。同时，系统成本的限制也使设计者越来越多的关注低功耗设计。在集成电路卡，尤其是非接触卡的应用中，读卡设备所能提供的能量是有限的，为了保证集成电路卡能正常工作，也要求集成电路卡芯片降低功耗。

本发明旨在提出一种既稳定、功耗较低且设计流程简单的同步计数器电路。

发明内容

本发明的内容在于提供了一种基于标准单元的同步计数器电路及其实现方式，目的是为了在通用的数字电路设计流程中降低现有技术中同步计数器电路的功耗。

本发明的技术方案如下：

一种基于标准单元的同步计数器电路，其中包括由标准单元实现的触发器级联电路，数值比较逻辑电路和门控级联电路。

标准单元为数字电路通用构成单元，不受工艺限制；

触发器级联电路中各级触发器的数据输入端分别连接自身的数据输出反相端。按照由低到高的位序，可以将触发器级联电路中的触发器分为多组。第一组触发器的时钟端接输入时钟，后面每组触发器的时钟端接门控单元的输出端。

数值比较电路将各组触发器的数据输出值与期望值进行比较，输出多位使能信号。如第一组触发器的所有输出值与期望值进行比较，输出使能信号a1；第一组和第二组触发器的所有输出值与期望值进行比较，输出使能信号a2；第一组、第二组和第三组触发器的所有输出值与期望值进行比较，输出使能信号a3；依此类推，等等。

计数器的门控级联电路由多个门控单元构成，第一级门控单元的时钟端接输入时钟，后一级门控单元的时钟端接上一级门控单元的输出端。第一级门控单元的使能端接比较电路的输出端a1，第二级门控单元的使能端接比较电路的输出端a2，依此类推，等等。每个门控单元包含一个锁存器和一个与门，锁存器的输入为一个时钟和一个时钟使能信号，与门的输入为同一个时钟和锁存器的输出，经过与门之后即可产生一个经过门控的时钟信号。

本发明提供的一种同步计数器电路及其实现方法，通过门控级联电路，有效的降低了连接到各个触发器的时钟频率，从而降低了计数器的功耗。

利用本发明提供的同步计数器电路，计数器的位宽越宽，降低的功耗越多。

附图说明

图1本发明提供的同步计数器电路图

图2本发明的门控单元电路图

图3本发明的1024进制计数功能波形图

具体实施方式

以下结合附图，对本发明的具体实施例进行详细的说明。