[发明专利]半导体器件及制造其的方法

权利要求书

1.一种半导体器件，其包括：

n-型层，其设置在n+型碳化硅衬底的第一表面上；

第一沟槽，其在所述n-型层中形成；

p型区域，其设置在所述第一沟槽的两个侧表面上；

n+型区域，其设置在所述第一沟槽的两个侧表面上，并且设置在所述n-型层和所述p型区域上；

栅极绝缘层，其设置在所述第一沟槽内侧；

栅电极，其设置在所述栅极绝缘层上；

氧化物层，其设置在所述栅电极上；

源电极，其设置在所述氧化物层和所述n+型区域上；以及

漏电极，其设置在所述n+型碳化硅衬底的第二表面上，

其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在所述第一沟槽的两个侧表面中，并且

所述第一沟道和所述第二沟道被设置成在所述n+型碳化硅衬底的所述第一表面的水平方向上相邻，

所述p型区域包括与所述n+型区域和所述第一沟槽的侧表面接触的多个第二部分和与所述n+型区域接触但不与所述第一沟槽的侧表面接触的多个第三部分，以及

所述多个第二部分和所述多个第三部分沿所述第一沟槽依次交替排列。

2.根据权利要求1所述的半导体器件，其中

所述n-型层包括接触所述n+型区域和所述第一沟槽的所述侧表面的第一部分。

3.根据权利要求2所述的半导体器件，其中

所述第一沟道设置在所述第一部分中。

4.根据权利要求1所述的半导体器件，其中

所述第二沟道设置在所述第二部分处。

5.根据权利要求4所述的半导体器件，其还包括：

第二沟槽，其设置在所述p型区域处，并且与所述第一沟槽分离。

6.根据权利要求5所述的半导体器件，其中

n+型碳化硅衬底的所述第一表面和所述第二沟槽的下表面之间的间隔比所述n+型碳化硅衬底的所述第一表面和所述第一沟槽的下表面之间的间隔长。

7.根据权利要求6所述的半导体器件，其中

所述p型区域和所述n-型层彼此接触，并且

所述p型区域和所述n-型层的接触表面具有台阶形状。

8.一种用于制造半导体器件的方法，其包括以下步骤：

在n+型碳化硅衬底的第一表面上形成n-型层；

在所述n-型层上形成n+型区域；

向所述n+型区域注入p型离子，以在所述n+型区域下面形成p型区域；

蚀刻所述n+型区域、所述p型区域和所述n-型层，以形成第一沟槽；

在所述第一沟槽中形成栅极绝缘层；

在所述栅极绝缘层上形成栅电极；

在所述栅电极上形成氧化物层；

在所述氧化物层和所述n+型区域上形成源电极；以及

在所述n+型碳化硅衬底的第二表面上形成漏电极，

其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道在所述第一沟槽的两个侧表面中形成，并且

所述第一沟道和所述第二沟道被形成为在所述n+型碳化硅衬底的所述第一表面的水平方向上相邻，

所述p型区域包括与所述n+型区域和所述第一沟槽的侧表面接触的多个第二部分和与所述n+型区域接触但不与所述第一沟槽的侧表面接触的多个第三部分，以及

所述多个第二部分和所述多个第三部分沿所述第一沟槽依次交替排列。

9.根据权利要求8所述的方法，其中

在形成所述p型区域的步骤中，

通过使用掩模来阻挡形成所述第一沟道的部分，并且注入所述p型离子。

10.根据权利要求9所述的方法，其中

所述n-型层包括接触所述n+型区域和所述第一沟槽的所述侧表面的第一部分。

11.根据权利要求10所述的方法，其中

所述第一沟道在所述第一部分中形成。