[发明专利]内部时钟门控单元及其操作方法

说明书

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地涉及内部时钟门控单元及其操作方法。

背景技术

在包括各种同步电路的数字系统中，时钟用于使所有部分一起同步。随着半导体技术进步，时钟信号的频率增加并且时钟网络的功耗相应增加。在这种情况下，内部时钟门控(ICG)是降低总时钟网络功率损耗的技术。在一些方法中，内部时钟门控技术用于在一些时钟周期期间不使用数字系统的一些电路时，未使能(unable，又称停止或止能)用于这些电路的时钟信号。

发明内容

根据本发明的一方面，提供了一种内部时钟门控单元的电路，包括：锁存器，配置为响应于锁存器使能信号和输入时钟信号而生成选通控制信号，其中，所述锁存器包括每一个都配置为执行多级复合逻辑功能的一对逻辑门；以及逻辑电路，配置为接收所述选通控制信号和所述输入时钟信号，并且响应于所述选通控制信号和所述输入时钟信号生成输出时钟信号。

根据本发明的另一方面，提供了一种内部时钟门控单元的电路，包括：锁存器控制电路，配置为响应于测试使能信号和使能信号而生成锁存器使能信号；锁存器，配置为响应于所述锁存器使能信号和输入时钟信号而生成选通控制信号，其中，所述锁存器包括每一个都配置为执行多级复合逻辑功能的一对逻辑门；以及逻辑电路，配置为响应于所述选通控制信号而选择性地将所述输入时钟信号传递为输出时钟信号。

根据本发明的又一方面，提供了一种用于操作内部时钟门控单元的方法，包括：响应于输入时钟信号和锁存器使能信号，通过锁存器生成选通控制信号，其中，所述锁存器包括一对逻辑门，每一个逻辑门都配置为执行多级复合逻辑功能；以及响应于所述选通控制信号，通过逻辑电路将所述输入时钟信号选择性地传递为输出时钟信号。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的一些实施例的内部时钟门控单元的示意图。

图2是根据本发明的一些实施例的图1中的锁存器的电路图。

图3是根据本发明的一些实施例的图2中示出的锁存器的详细的电路图。

图4是根据本发明的各个实施例的图2中示出的锁存器的详细的电路图。

图5是根据本发明的一些实施例的图1中的内部时钟门控单元的各个信号的时序图。

图6和图7都是示出了根据本发明的一些实施例的图1中的内部时钟门控单元和图4中的锁存器的操作的方法的流程图。

图8是根据本发明的各个实施例的图1中的锁存器的电路图。

图9是根据本发明的一些实施例的图8中的锁存器的详细的电路图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

本说明书中使用的术语通常具有其在本领域中以及在使用每一个术语的具体上下文环境中的普通含义。本说明书中使用的实例，包括本文所讨论的任何术语的实例，仅是示例性的，并且绝不是限制本发明的或任何示例性术语的范围和意义。同样，本发明不限于本说明书中给出的各个实施例。

尽管本文可以使用术语“第一”、“第二”等以描述各个元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一个元件区别开。例如，在不背离本发明的范围的情况下，可以将第一元件叫做第二元件，并且类似地，可以将第二元件叫做第一元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何以及所有的组合。

随着用于同步集成电路(IC)器件中的时钟频率增加，持续关注用于IC器件的动态功耗。对于一些IC器件，总动态功耗的大部分归因于时钟分布网络。为了降低时钟分布网络的动态功耗，采用选择性地选通(gate)IC器件中的时钟信号的内部时钟门控(ICG)电路。