[发明专利]一种256×256元MOS薄膜电阻阵驱动装置及驱动工作方法

权利要求书

1.一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，包括依次信号连接的图像数据处理及发送板(1)、图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)，所述图像数据处理及发送板(1)与图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)分开放置，所述图像数据处理及发送板(1)用于与图像计算机总线或者接口(5)相连接；所述多路高速同步D/A阵列板(3)和图像数据接收及驱动逻辑板(2)均还用于与薄膜电阻阵(4)相连接；

所述图像数据处理及发送板(1)用于接收图像计算机发送的图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据；

所述图像数据接收及驱动逻辑板(2)用于接收图像数据处理及发送板(1)发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；还用于：根据薄膜电阻阵(4)的驱动逻辑时序要求，产生驱动薄膜电阻阵(4)所需的时序逻辑信号；

所述多路高速同步D/A阵列板(3)用于接收图像数据接收及驱动逻辑板(2)发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵(4)。

2.按照权利要求1所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述图像数据处理及发送板(1)包括依次相连接的第一存储器(1-1)、非均匀性和非线性校正电路(1-2)、格式转换电路(1-3)和高速通信发送接口(1-4)；所述第一存储器(1-1)用于与计算机总线或者接口相连接，进行数据缓冲。

3.按照权利要求2所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述图像数据处理及发送板(1)设置于图像计算机内或者与图像计算机并列放置，所述图像数据接收及驱动逻辑板(2)和多路高速同步D/A阵列板(3)并列放置于同一空间内。

4.按照权利要求2或3所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述非均匀性和非线性校正电路(1-2)包括依次相连接的第一FPGA芯片、两个双端口RAM和第二FPGA芯片，两个双端口RAM并列设置，且分别独立与第一FPGA芯片和第二FPGA芯片相连接；所述第一FPGA芯片用于完成图像的非均匀性和非线性校正，并将校正后的数据交替写入两个双端口RAM中，所述第二FPGA芯片从两个双端口RAM中交替读取数据，并进行格式转换，然后将转换后的数据通过光纤高速通信接口发送给图像数据接收及驱动逻辑板(2)。

5.按照权利要求4所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述图像数据接收及驱动逻辑板(2)包括依次相连接的高速通信接收接口(2-4)、第二存储器(2-1)、逻辑产生及D/A控制逻辑电路(2-2)和逻辑电平转换电路(2-3)；所述逻辑产生及D/A控制逻辑电路(2-2)的通道不少于32路；所述逻辑产生及D/A控制逻辑电路(2-2)用于产生D/A阵列控制信号；所述逻辑电平转换电路(2-3)用于产生薄膜电阻阵逻辑驱动控制信号；所述高速通信接收接口(2-4)与高速通信发送接口(1-4)相连接。

6.按照权利要求5所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述逻辑产生及D/A控制逻辑电路(2-2)包括设置于图像数据接收及驱动逻辑板(2)上的第三FPGA芯片，所述第三FPGA芯片用于从第二存储器(2)中提取图像数据，产生D/A阵列控制信号，并将该控制信号与图像数据同步送给D/A阵列，同时产生薄膜电阻阵的逻辑驱动控制信号。

7.按照权利要求1、2或3所述的一种256×256元MOS薄膜电阻阵驱动装置，其特征在于，所述高速通信发送接口(1-4)和高速通信接收接口(2-4)的有效数据传输速率不小于120MB/s。

8.按照权利要求1～7中任一项所述的一种256×256元MOS薄膜电阻阵驱动装置用于驱动薄膜电阻阵的工作方法，其特征在于，该方法如下：

所述图像数据处理及发送板(1)接收图像计算机发送的待驱动的辐射亮度图像数据并缓冲，将缓冲后的图像数据进行非均匀和非线性校正，然后将校正后的图像数据的进行驱动格式转换，并传输驱动格式转换后的图像数据；

所述图像数据接收及驱动逻辑板(2)接收图像数据处理及发送板(1)发送的图像数据并缓冲，产生控制D/A阵列所需的驱动逻辑信号，并将该驱动逻辑信号与图像数据同步传输给多路高速同步D/A阵列板；同时根据薄膜电阻阵(4)的驱动逻辑时序要求，产生驱动薄膜电阻阵(4)所需的时序逻辑信号；

所述多路高速同步D/A阵列板(3)接收图像数据接收及驱动逻辑板(2)发送的驱动逻辑信号和图像数据，驱动多路D/A阵列同步工作，将图像数据转换为驱动薄膜电阻阵显示的电压信号，并传输至薄膜电阻阵(4)。