[发明专利]一种半导体器件及其制备方法、电子装置

权利要求书

1.一种半导体器件的制备方法，其特征在于，所述方法包括：

提供基底，所述基底包括指纹识别像素区，在所述指纹识别像素区中形成有层间介电层；

图案化所述层间介电层，以在所述层间介电层中形成侧壁倾斜的开口；

在所述开口和所述层间介电层上共形沉积底部电极，以使所述底部电极中具有侧壁倾斜的第一凹槽图案，以增加所述底部电极的表面积；

依次共形沉积钝化层和焊盘层，以覆盖所述底部电极，同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案，以增加所述底部电极的表面积。

2.根据权利要求1所述的方法，其特征在于，所述第一凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽；

所述第二凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽。

3.根据权利要求1所述的方法，其特征在于，在所述基底上形成有CMOS器件，在所述CMOS器件上形成有互连结构，形成所述底部电极的方法包括：

图案化所述互连结构顶层中的顶部金属层，以在所述顶部金属层中形成隔离开口并将所述基底定义为指纹识别像素区和位于所述指纹识别像素区外侧的输入输出区；

在所述顶部金属层上形成所述层间介电层，以覆盖所述顶部金属层并填充所述隔离开口；

平坦化所述层间介电层，以得到平整的表面；

图案化所述指纹识别像素区中的所述层间介电层，以在所述层间介电层中形成侧壁倾斜的所述开口并露出所述顶部金属层；

在所述层间介电层上和所述开口的表面上共形沉积底部电极材料层，以覆盖所述层间介电层和所述开口；

去除所述输入输出区中的所述底部电极材料层，以在所述指纹识别像素区中形成所述底部电极。

4.根据权利要求3所述的方法，其特征在于，所述方法还进一步包括：

图案化所述输入输出区中的所述焊盘层和所述钝化层，以形成测试开口，露出所述顶部金属层；

在所述测试开口中形成测试结构。

5.根据权利要求3所述的方法，其特征在于，所述平坦化步骤之前所述层间介电层的厚度为5千埃～20千埃，平坦化之后所述层间介电层的厚度为1千埃～10千埃。

6.根据权利要求1所述的方法，其特征在于，所述底部电极包括Ti和/或TiN。

7.一种半导体器件，其特征在于，所述半导体器件包括：

基底；

指纹识别像素区，位于所述基底的中心区域；

底部电极，位于所述指纹识别像素区中，在所述底部电极中形成有侧壁倾斜的第一凹槽图案，以增加所述底部电极的表面积；

焊盘层，位于所述底部电极的上方，在所述焊盘层中形成有侧壁倾斜的第二凹槽图案，以增加所述底部电极的表面积；

钝化层，位于所述底部电极和顶部电极之间。

8.根据权利要求7所述的半导体器件，其特征在于，所述第一凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽；

所述第二凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽。

9.根据权利要求7所述的半导体器件，其特征在于，在所述基底上还形成有CMOS器件，在所述CMOS器件上形成有互连结构，所述互连结构与所述底部电极电连接。

10.根据权利要求9所述的半导体器件，其特征在于，所述互连结构包括交替设置的金属层和通孔，所述底部电极与所述互连结构中的顶部金属层电连接。

11.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括：

输入输出区，位于所述指纹识别像素区的外侧。

12.根据权利要求11所述的半导体器件，其特征在于，在所述输入输出区中的所述焊盘层中形成有测试开口，在所述测试开口中形成有测试结构。