[发明专利]多栅极装置的制造方法

说明书

技术领域

本发明实施例是有关于一种制备多栅极装置的设备与方法。

背景技术

半导体制造业正面临持续的挑战以制造更小的电子装置并同时能够支援更多复杂的功能。据此，半导体业的持续趋势为制造低成本、高性能且低功率的集成电路(ICs)。到目前为止，借着缩减半导体集成电路尺寸(例如：最小化结构大小)以增加产品效率及降低相关成本来达成这些目标。然而，缩减产品大小也增加了半导体制造过程的复杂程度。因此，应了解到半导体集成电路的持续成长与半导体制造过程是相辅相成的成长。

最近，多栅极装置借着增加栅极通道耦合(Gate-channel coupling)、降低关闭状态电流(OFF-state current)以及降低短通道效应(Short-channel effects)以增加栅极控制。环绕式栅极晶体管(gate-all around transistor)为多栅极装置的其中一种。环绕式栅极晶体管是从栅极结构获得其名称，其可以围绕通道区域延伸，提供在两侧或四侧上对通道的连结。环绕式栅极晶体管与常规互补金属氧化物半导体(CMOS)制程是可相容的，并且它们的结构允许它们被极度地缩小，同时保持栅极控制和减少短通道效应。在常规制程中，环绕式栅极晶体管在硅纳米线(silicon nanowire)中提供通道。然而，整合在纳米线周围制造环绕式栅极晶体管是具有挑战性的。例如，虽然当前的方法在许多方面是令人满意的，但是仍然需要继续改进。

发明内容

本揭露提供一种多栅极装置的制造方法，包含：形成一第一鳍状结构于一基板之上，该第一鳍状结构有一源极/漏极区域和一通道区域，其中该第一鳍状结构是由有多个磊晶层的一第一堆叠所形成，其包含由有一第一部分的多个第一磊晶层插入于有一第二部分的多个第二磊晶层；移除位于该第一鳍状结构的该源极/漏极区域的所述多个第二磊晶层以形成多个第一缺口；覆盖一介电层于所述多个第一磊晶层的一部分，并且填入该介电层于所述多个第一缺口；以及成长另一磊晶材料于每个所述第一磊晶层的至少两表面以形成一第一源极/漏极结构且该介电材料填入所述多个第一缺口。

附图说明

为让本发明实施例的上述和其他目的、特征、优点与实施例能更明显易懂，在阅读下述的说明书时请参照所附附图。值得注意的是，根据业界的标准做法，各种特征并非按比例绘制。事实上为清楚说明，这些特征的尺寸可任意放大或缩小：

图1为多栅极装置制造方法的流程图其是根据本揭露的一个或多个实施例且包含一隔离区于栅极之下；

图2、图3、图4、图5、图6、图7、图8、图9、图10及图11A是绘示根据图1方法中装置200的一实施例的等角视图；

图11B是一根据等角视图图11A中A-A线的剖视图，其为根据图1方法中装置200的一实施例；

图12、图13A、图13B、图14、图15、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B和图19C是根据图1方法中装置200的一实施例的等距视图；

图20A是对应于等距视图图19A和图19B中沿着线A-A的横截面图，其是根据图1方法中装置200的一实施例；

图20B是对应于等距视图图19A沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；

图20C是对应于等距视图图19A沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；

图20D是对应于等距视图图19B沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；

图20E是对应于等距视图第19B沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；

图20F是对应于等距视图图19C沿着线A-A的横截面图，其是根据图1方法中装置200的一实施例；

图20G是对应于等距视图图19C沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；

图20H是对应于等距视图图19C沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；

图21是根据本揭露的一个或多个态样的制造多栅极装置或其一部分的另一种方法的流程图；以及

图22和图23是根据图21方法中装置200的一实施例的等距视图。

具体实施方式