[发明专利]半导体装置及其制造方法

说明书

本发明公开了半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，包括位于衬底上的一个或多个半导体鳍片；位于鳍片上的栅极结构；位于鳍片中在栅极结构至少一侧的有源区；以及至少覆盖有源区的层间电介质层；在层间电介质层和栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在有源区上方的穿过硬掩膜层并延伸到层间电介质层的一部分中的第一接触孔；在第一接触孔的侧壁上形成侧壁电介质层，以部分填充第一接触孔。由于采用非自对准工艺生成上半部分接触孔并在孔壁上形成侧壁电介质层，以侧壁电介质层作为掩模刻蚀生成下半部分接触孔，能够有效避免接触件与栅极之间发生的漏电，并且使得栅极之间的电容较小。

技术领域

本发明涉及半导体技术领域，特别涉及半导体装置及其制造方法。

背景技术

鳍式场效应晶体管(Fin Field-Effect Transistor，简称为FinFET)是一种新的互补式金氧半导体(CMOS)晶体管，具有较好的短沟道效应控制能力、较高的驱动电流和较低的耗电量，具有功耗低，面积小的优点，其有希望延续摩尔定律，已经开始14纳米节点推进。目前，在鳍式场效应晶体管形成有源区的接触件的工艺中，通常采用自对准技术刻蚀出到达有源区的接触孔，并在接触孔中填充导电材料，形成接触件。如图1所示，在采用自对准技术刻蚀接触孔时，会在栅极绝缘层01、03的侧壁上形成坡口，坡口使得栅极绝缘层01、03较薄，并且采用自对准技术刻蚀能够使接触孔的下部尺寸较大，在填充导电材料形成接触件05后，容易发生栅极02、04与接触件05之间的漏电现象，影响产品的质量。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。

本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置，从而减少接触件与栅极之间漏电现象的发生。

根据本发明的第一方法，提供了一种半导体装置的制造方法，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的一个或多个半导体鳍片；位于所述鳍片上的栅极结构；位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；在所述层间电介质层和所述栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩膜层并延伸到所述层间电介质层的一部分中的第一接触孔；在所述第一接触孔的侧壁上形成侧壁电介质层，以部分填充所述第一接触孔；以所述侧壁电介质层作为掩模，刻蚀所述第一接触孔的底部的层间电介质层，以形成延伸至所述有源区的第二接触孔。

在一些实施例中，以导电材料填充所述第一接触孔和所述第二接触孔以形成到所述有源区的接触件。

在一些实施例中，对所述衬底结构进行刻蚀以形成第一接触孔的步骤以下列条件执行：将C₄F₈、C₄F₆连同氧气和载流气体通入反应腔室，在10毫托至100毫托的压强下，在100w至2000w的功率下执行；其中，所述C₄F₈的气体流量范围为10sccm至50sccm；所述C₄F₆的气体流量范围为10sccm至50sccm；所述氧气的气体流量范围为5sccm至30sccm；所述载流气体的气体流量范围为50sccm至1000sccm。

在一些实施例中，所述第一接触孔的深度为3－30nm，所述第一接触孔的宽度为30－40nm。

在一些实施例中，通过沉积工艺在所述第一接触孔的侧壁上形成低K氮化硅层作为所述侧壁电介质层，所述低K氮化硅层的厚度为2－10nm，K值为3－5。

在一些实施例中，在形成低k氮化硅层之后，以及形成第二接触孔之前，所述方法还包括：对所述低k氮化硅层进行表面刻蚀处理。