[发明专利]确定半导体装置的可着色性的方法和实施所述方法的系统

说明书

技术领域

本发明实施例涉及一种确定半导体装置的可着色性的方法和实施所述方法的系统。

背景技术

在半导体工艺中，当半导体装置的单个层中的特征定位成比图案化分辨率允许的程度还要接近时，通常使用多个掩模来图案化特征。将半导体装置的单个层的特征分离到不同掩模中使得每一掩模包含分离等于或大于图案化分辨率参数的距离的特征。在某些实例中，使用两个掩模的工艺称为双重图案化且使用三个掩模的工艺称为三重图案化。

在设计半导体装置时，设计者将以布局图案来布局半导体装置的特征。这些布局图案包含存储为单元库中的标准单元的通常使用的结构。单元库是设计者可用来有效地以布局图案插入通常使用的结构并同时避免针对每一不同半导体装置设计每一结构的额外任务的标准单元的数据库。

在某些实例中，检查这些标准单元以基于用于形成半导体装置的单个层的掩模的数目确定标准单元是否可着色。如果单元的特征能够分离到多个掩模中，那么所述单元是可着色的，其中每一掩模维持特征的间距大于或等于图案化分辨率参数。例如，可与双重图案化工艺兼容的标准单元称为可2次着色，且可与三重图案化工艺兼容的标准单元称为可3次着色。

发明内容

本发明实施例提供一种确定半导体装置的层的可着色性的方法，所述方法包括：迭代地分解冲突图以移除具有少于阈值数目的链路的链路的所有节点；当所述已分解的冲突图并非简化图时使用专用处理装置分割所述已分解的冲突图；当所述已分解的冲突图是简化图时基于用于图案化所述半导体装置的所述层的掩模的数目来确定所述已分解的冲突图是否可着色；及当所述已分解的冲突图不可着色时标记冲突。

附图说明

在结合附图阅读时，根据以下详述最佳地理解本发明实施例的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。

图1是根据一些实施例的确定半导体装置的可着色性的方法的流程图。

图2是根据一些实施例的冲突图的分解的实例。

图3是根据一些实施例的冲突图的分割的实例。

图4是根据一些实施例的冲突图的两个群组之间的单关节连接的示意图。

图5是根据一些实施例的冲突图的两个群组之间的单链路连接的示意图。

图6A到6B是根据一些实施例的冲突图的两个群组之间的双链路连接的示意图。

图7是根据一些实施例的冲突图的两个群组之间的双关节连接的示意图。

图8A到8C是根据一些实施例的冲突图的两个群组之间的蝶形连接的示意图。

图8D是根据一些实施例的冲突图的两个群组之间的不可分割连接的示意图。

图9A到9E是根据一些实施例的冲突图的两个群组之间的三链路连接的示意图。

图10是根据一些实施例的图1的方法的样本实施方案。

图11是根据一些实施例的K5冲突图的示意图。

图12是根据一些实施例的K33冲突图的示意图。

图13是根据一些实施例的可缩减以形成K5冲突图的冲突图的示意图。

图14是根据一些实施例的用于确定半导体装置的可着色性的系统的框图。

具体实施方式

以下揭示内容提供了许多不同实施例或实例以用于实施所提供的标的物的不同特征。下文描述了组件及布置的特定实例以简化本揭示。当然，这些实例仅仅是实例且不旨在具有限制性。例如，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征直接接触而形成的实施例，且还可包含其中第一及第二特征之间可形成额外特征使得第一及第二特征可不直接接触的实施例。此外，本揭示可在各个实例中重复元件编号及/或字母。此重复是为了简单及清楚起见且本身不规定所讨论的各个实施例及/或配置之间的关系。