[发明专利]超结器件及其制造方法

说明书

本发明公开了一种超结器件，各超结单元的所述N型柱和所述P型柱中的至少一个柱结构具有掺杂浓度的纵向三分段结构，纵向三分段结构为在纵向上包括底部段、中间段和顶部段，中间段的掺杂浓度低于底部段的掺杂浓度，中间段的掺杂浓度低于顶部段的掺杂浓度；具有纵向三分段结构的柱结构在耗尽后，中间段和底部段以及顶部段的杂质离子形成位于中间段中电场阱，电场阱提高残余少子被抽取的难度，从而增加器件的反向恢复的软度因子。本发明还公开了一种超结器件的制造方法。本发明能改善器件的体二极管的反向恢复特性和器件的输出电容特性，能提高器件的击穿电压，能调整器件的输出电容的特性。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超结(super junction)器件；本发明还涉及一种超结器件的制造方法。

背景技术

超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。

如图1所示，是现有超结器件的示意图，该示意图为截面示意图；以超结器件为平面栅超结N型MOSFET器件为例，超结器件包括：

在N型重掺杂的半导体衬底1上形成有N型外延层30，在N型外延层30中形成有N型柱3和P型柱4，N型柱3和P型柱4交替排列形成超结结构，在超结结构的底部的N型外延层30组成N型缓冲层30，该N型缓冲层30的杂质浓度或者与N型柱3得杂质浓度一样，或者高于或低于N型柱3的杂质浓度，在N型缓冲层30之下，是杂质浓度很高(高于1e19原子数/立方厘米)的半导体衬底1。

由一个N型柱3和一个P型柱4组成一个超结单元，在每个超结单元中都形成有一个超结器件的原胞结构。

在P型柱4的顶部形成有P型阱7，由P型阱7组成P型背栅。在P型阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。

层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。漏区由减薄后的重掺杂的半导体衬底1直接组成或进一步掺杂组成，在半导体衬底1的背面形成有背面金属层13，背面金属层13引出漏极。

图1中界面C1C2为减薄后的半导体衬底1的底部表面，界面B1B2为半导体衬底1的顶部表面，界面A1A2为超结结构的底部界面，界面M1M2为N型外延层30的顶部表面。界面C1C2和界面B1B2之间的厚度为T00，界面C1C2和界面M1M2之间的厚度为T10，界面A1A2和界面M1M2之间的厚度为T20，界面A1A2和界面B1B2之间的厚度为T30。

由图1所示可知，每个N型柱3的上方有一个多晶硅栅6，该多晶硅栅6可以部分覆盖周边的P型柱4，也可以不覆盖，每个P型柱4的上方有一个P型阱7，在P型阱7里有一个N+源区8，有一个接触孔11，源极金属通过接触孔11与源区8相连，源区8金属通过经过一个高浓度的P阱引出区9与P型阱7相连。

器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱3通过N+衬底即半导体衬底11连接到漏极13。

所述P型柱4和N型柱3的形成方式有两种，一种是沟槽填充；一种是多次外延，光刻和离子注入。在沟槽填充型器件中，在理想的情况下，P型柱4是垂直于硅片表面的，P型柱4和N型柱3能实现很好的电荷平衡，得到更高的击穿电压和更低的比导通电阻。